Specyfikacja interfejsu LPC (Low Pin Count) dla starszych komponentów we/wy ułatwiła przejście branży na systemy niezawierające magistrali ISA. Główne ulepszenia wprowadzone w wersji 1.1 specyfikacji interfejsu LPC to uwzględnienie cykli pamięci oprogramowania sprzętowego i dodanie funkcji odczytu wielobajtowego.

Interfejs LPC umożliwia migrację starszych komponentów we/wy znajdujących się na płycie głównej, zwykle zintegrowanych w układzie typu Super I/O, z magistrali ISA/X do interfejsu LPC przy zachowaniu pełnej zgodności programowej. Specyfikacja LPC zapewnia kilka ważnych korzyści w porównaniu z magistralą ISA/X, takich jak mniejsza liczba styków, która umożliwia łatwiejsze i bardziej ekonomiczne projektowanie produktów. Specyfikacja interfejsu LPC jest transparentna programowo w zakresie funkcji we/wy oraz zgodna z istniejącymi urządzeniami peryferyjnymi i aplikacjami.

Specyfikacja interfejsu LPC opisuje transakcje pamięci, we/wy i bezpośredniego dostępu do pamięci. W odróżnieniu od magistrali ISA, działającej z częstotliwością 8 MHz, magistrala ta będzie korzystać z zegara PCI o częstotliwości 33 MHz i będzie zgodna z bardziej zaawansowanymi procesami półprzewodnikowymi. Również projektanci urządzeń przenośnych skorzystają na zmniejszeniu liczby styków ze względu na mniejszą ilość zajmowanego miejsca i mniejszy pobór mocy oraz większą wydajność cieplną. Specyfikację interfejsu LPC w wersji 1.1 i powiązaną wzajemną umowę dotyczącą nieodpłatnej licencji na patent można pobrać poniżej.

> Chipsety Intel® — specyfikacja interfejsu Low Pin Count