Urządzenia Intel® eASIC™ N5X

Pojawiające się obecnie innowacje w zakresie bezprzewodowej sieci 5G, chmury, pamięci masowej, sztucznej inteligencji i aplikacji brzegowych wymagają szerokiej gamy nowego sprzętu, a nie wszystkie rozwiązania pasują do wszystkich zastosowań. Urządzenia Intel® eASIC™ N5X oferują innowacyjne rozwiązanie do niestandardowych układów logicznych, które zapewnia nawet 50% niższą moc rdzeniową1 i niższy koszt jednostkowy2 w porównaniu z układami FPGA, jednocześnie zapewniając krótszy czas wprowadzenia rozwiązań na rynek i niższe jednorazowe koszty inżynieryjne w porównaniu z komórkowymi układami ASIC.3 4

Tylko firma Intel oferuje pełny zakres niestandardowych układów logicznych, takich jak układy FPGA, strukturalne układy ASIC i układy ASIC, umożliwiających tworzenie urządzeń dostosowanych do wyjątkowych wyzwań związanych z czasem wprowadzenia na rynek (TTM), kosztami, mocą, objętością, wydajnością i elastycznością.

Urządzenia Intel® eASIC™ N5X

N5X007 N5X015 N5X024 N5X047 N5X080
eCells (M) / elementy logiczne (M) 0,70 1,47 2,38 4,65 8,77
Równoważne braki ASIC (M) 7 15 24 47 88
Pamięć M10K 1752 3684 6004 11 780 22 268
Pamięć M10K (MB/s) 17,94 37,72 61,48 120,63 228,02
Plik rejestru 128b 12 488 26 180 42 560 82 992 154 770
Plik rejestru 128b (MB/s) 1.6 3,35 5,45 10,62 19,81
Mega SRAM (MB) - - - - 8
Menedżer urządzeń chronionych (SDM)

Bezpieczny menedżer danych AES-256/SHA-256 szyfrowanie/uwierzytelnianie strumienia bitów, uwierzytelnianie kodu rozruchowego ECDSA 256/384, ochrona przed naruszeniem ingerencji, 3 niezależne klucze rdzeniowe użytkownika.

Rozruch potwierdzony przez dostawcę (VAB), zabezpieczona pamięć masowa obiektów danych (SDOS), unieważnianie kluczy w zależności od czasu i priorytetu.

System HPS

64-bitowy czterordzeniowy Arm Cortex-A53 do 1,5 GHz, z pamięcią podręczną / pamięcią podręczną instrukcji 32 KB, koprocesor NEON, pamięć podręczna 1 MB L2, bezpośredni dostęp do pamięci (DMA), jednostka zarządzania pamięcią systemu, jednostka spójności pamięci podręcznej, sprzętowe kontrolery pamięci do pamięci DDR4/LPDDR4/LPDDR4x, USB 2.0 x2, 1G eMac* x3, UART x2, SPI (szeregowy interfejs peryferyjny) x4, I2C x5, zegary ogólnego przeznaczeni x7, układ czuwający (watchdog) x4.

-
Układ SoC IO EMIF* / multiplekser pinów / dedykowany 140/48/24 140/48/24 140/48/24 140/48/24 -
Maks. GPIO 416 560 682 682 1136
XCVR32 16 24 32 64 64
XCVR56 - - - - 8
Rdzeń sprzętowy PCIe Gen5 x8 - - - - 8
Rdzeń sprzętowy 200 GbE MAC - - - - 2
Rozmiar obudowy
(mm x mm)
Nazwa pakietu N5X007 N5X015 N5X024 N5X047 N5X080
27 × 27 FC676, FC1085 Tak - - - -
29 × 29 FC780, FC1221 Tak Tak - - -
31 × 31 FC896 Tak Tak Tak - -
35 × 35 FC1152 Tak Tak Tak - -
40 × 40 FC1517 - Tak Tak Tak Tak
42,5 × 42,5 FC1760 - - Tak Tak Tak
45 × 45 FC1932 - - - - Tak
47,5 × 47,5 FC2205 - - - - Tak
50 × 50 FC2397 - - - - Tak
52,5 × 52,5 FC2601 - - - - Tak

Informacje o produktach i wydajności

1

Nawet o 50% niższy pobór energii przy tej samej wydajności w porównaniu z układami FPGA — szacowanie zużycia energii wykonane przez firmę Intel 28 lipca 2020 r. Zużycie energii szacowane przy użyciu oprogramowania projektowego Intel® Quartus® Prime 20.3 dla układów FPGA Intel® Agilex™ i prognozy pre-silicon dla urządzeń N5X. Urządzenie FPGA to FPGA Intel® Agilex™ AGF014, a urządzenie Intel® eASIC™ N5X to N5X047. Częstotliwość zegara bramek logicznych oraz pamięci wynosi 500 MHz, a szybkość przełączania wynosi 33% dla bramek logicznych i 50% dla pamięci obu urządzeń.

2

Niższy koszt jednostkowy w porównaniu z układami FPGA – koszt jednostkowy opiera się na równoważnej logice, pamięci, We/Wy oraz urządzeniach nadawczo-odbiorczych zastosowanych w układach FPGA Intel® i urządzeniach Intel® eASIC™ przy tym samym rozmiarze obudowy. Rzeczywiste koszty i wyniki mogą się różnić.

3

½ czasu opracowywania rozwiązań w porównaniu z układami ASIC — czas opracowywania rozwiązań w porównaniu z komórkami ASIC na podobnym węźle procesu.

4

Niższe koszty uruchomienia produkcji i inżynierii - koszty uruchomienia produkcji i inżynierii są niższe w porównaniu ze standardową komórką ASIC z powodu mniejszych dostosowań warstwy masek i mniejszej liczby kroków projektowych za pomocą wstępnie zdefiniowanych układów bazowych w ustrukturyzowanych ASIC. Rzeczywiste koszty i wyniki mogą się różnić.

5

Wydajność różni się w zależności od użytkowania, konfiguracji i innych czynników. Dowiedz się więcej na stronie www.Intel.com/PerformanceIndex.

6

Żaden produkt ani komponent nie jest całkowicie bezpieczny.