Interfejsy pamięci zewnętrznej

Urządzenia Intel® Cyclone® 10 GX zapewniają wydajną architekturę, która umożliwia obsługę interfejsów pamięci DDR3 o szerokości do 72 bitów z szybkością do 1866 Mb/s. Ma to na celu obsługę wysokiego poziomu przepustowości systemu w ramach małej modułowej struktury banku we/wy. Wejścia/wyjścia zaprojektowano z myślą o zapewnieniu wysokiej wydajności obsługi istniejących i powstających standardów pamięci zewnętrznej.

W porównaniu z poprzednią generacją układów FPGA Cyclone® nowa architektura i rozwiązanie zapewniają następujące korzyści:

  • Wstępnie domknięte timingi w sterowniku i od sterownika do PHY
  • Łatwość rozmieszczenia styków

W celu uzyskania maksymalnej wydajności i elastyczności architektura oferuje sprzętowy kontroler pamięci i PHY dla kluczowych interfejsów.

  • Rozwiązanie oferuje całkowicie wzmocnione interfejsy pamięci zewnętrznej dla kilku protokołów
  • Urządzenia zawierają kolumny we/wy, które są mieszane w ramach struktury logicznej rdzenia zamiast banków we/wy na peryferiach urządzenia
  • Pojedynczy sprzętowy blok procesora Nios® II kalibruje wszystkie interfejsy pamięci w kolumnie we/wy
  • Kolumny we/wy są złożone z grup modułów we/wy o nazwie banki we/wy
  • Każdy bank we/wy zawiera dedykowaną liczbę całkowitą PLL (IO_PLL), sprzętowy kontroler pamięci i pętlę z blokadą opóźnienia
  • Drzewo zegara PHY jest krótsze w porównaniu z poprzednią generacją urządzeń Cyclone® i obejmuje tylko jeden bank we/wy