FPGA o niskim poborze mocy Intel® Cyclone® 10

Rodzina FPGA o niskim poborze mocy Intel® Cyclone® 10 umacnia przodującą pozycję urządzeń z serii układów FPGA Intel® Cyclone® w zakresie niedrogich i energooszczędnych urządzeń. Układy FPGA o niskim poborze mocy Intel®, są idealne do obsługi dużych nakładów, wrażliwych na koszty i są przeznaczone do szerokiego spektrum ogólnych zastosowań logicznych.

Zobacz również: oprogramowanie projektowe do układów FPGA o niskim poborze mocy Intel® Cyclone® 10 sklep z projektamipliki do pobraniaspołecznośćpomoc techniczna

FPGA o niskim poborze mocy Intel® Cyclone® 10

Pojedyncze przypadkowe zakłócenie (SEU)

Wykrywanie błędów konfiguracji jest obsługiwane we wszystkich urządzeniach Intel® Cyclone® 10 LP. Wykrywanie błędów trybu użytkownika jest obsługiwane tylko w urządzeniach o napięciu rdzenia 1,2-V. Dedykowane obwody wbudowane w urządzenia Intel® Cyclone® 10 LP składają się z funkcji wykrywania błędów CRC, która może opcjonalnie stale i automatycznie sprawdzać występowanie pojedynczego przypadkowego zakłócenia (SEU).

W krytycznych aplikacjach, wykorzystywanych w dziedzinie lotnictwa, telekomunikacji, sterowania systemami, zastosowań medycznych i wojskowych ważne jest, aby:

  • Potwierdzić dokładność danych konfiguracyjnych przechowywanych w urządzeniu FPGA.
  • Powiadomić system o wystąpieniu błędu konfiguracyjnego.

Rodzina procesorów Nios® II składa się z dwóch konfigurowalnych 32-bitowych rdzeni architektury Harvard:

  • Szybki (rdzeń/f): sześciostopniowy proces przetwarzania zoptymalizowany pod kątem najwyższej wydajności, opcjonalna jednostka zarządzania pamięcią (MMU) lub jednostka ochrony pamięci (MPU).
  • Ekonomiczny (rdzeń/e): zoptymalizowany pod kątem najmniejszych rozmiarów i dostępny bezpłatnie (licencja nie jest wymagana).

Potrzebujesz zwiększyć wydajność? Nie ma problemu. Przyspieszenie sprzętowe jest tak prosta, jak użycie programowalnej logiki FPGA do odciążania i przyspieszania zadań, które są zwykle implementowane w oprogramowaniu aplikacji. Dowiedz się więcej na stronie internetowej procesora Nios® II.

W celu uzyskania więcej informacji na temat bezpłatnego oprogramowania narzędzi programistycznych odwiedź stronę internetową narzędzi projektowych procesora Nios® II.

W celu szkolenia dotyczącego procesora Nios® II odwiedź stronę internetową szkolenia technicznego Intel® FPGA.

Wydajność procesora Nios® II (DMIPS przy Fmax)

Uwaga: test porównawczy Dhrystones 2.1 (prognoza firmy Intel)

Wariant Wydajność (DMIPS)
Nios® II / e Ekonomiczny 30 przy 175 MHz

Nios® II / f Szybki
190 przy 165 MHz

Zastosowania procesora Nios® II

Aplikacja

Rdzeń procesora Nios® II

Produkcja

Opis

Wrażliwe pod względem zużycia energii i kosztów

Ekonomiczny rdzeń Nios® II

Intel®

Ekonomiczny rdzeń procesora Nios® II, posiadający zaledwie 600 elementów logicznych, jest idealny do aplikacji mikrokontrolera. Ekonomiczny rdzeń procesora Nios® II, narzędzia oprogramowania i sterowniki urządzenia są oferowane bezpłatnie.

W czasie rzeczywistym

Szybki rdzeń Nios® II

Intel®

Absolutnie deterministyczna, wolna od zakłóceń wydajność w czasie rzeczywistym dzięki następującym unikalnym opcjom sprzętowym w czasie rzeczywistym:

  • Kontroler przerwań wektorowych.
  • Ściśle powiązana pamięć.
  • Niestandardowe instrukcje (możliwość użycia sprzętu FPGA do przyspieszenia funkcji).
  • Obsługa przez najlepsze w branży systemy operacyjne w czasie rzeczywistym, (RTOS)takie jak Linux* i Zephyr*.
  • Procesor Nios® II jest idealnym procesorem w czasie rzeczywistym do wykorzystania z DSP Builder dla akceleratorów sprzętowych Intel FPGA, aby zapewnić deterministyczne, wysokowydajne wyniki w czasie rzeczywistym.

Przetwarzanie aplikacji

Szybki rdzeń Nios® II

Intel®

Dzięki prostej opcji konfiguracji szybki rdzeń procesora Nios® II może korzystać z jednostki zarządzania pamięcią (MMU) do uruchamiania wbudowanego systemu operacyjnego Linux*. Dostępne są zarówno wersje open source, jak i komercyjnie obsługiwane wersje systemu Linux dla procesorów Nios® II.

Kluczowe pod względem bezpieczeństwa

Rdzeń SC Nios® II

HCELL

Potwierdź zgodność swojego projektu z wytycznymi DO-254, korzystając z rdzenia procesora Nios® II kluczowego dla bezpieczeństwa wraz z usługami projektowania zgodnie z DO-254 oferowanymi przez firmę HCELL.

Dwa rdzenie Lockstep

IP fRSmartComp

Yogitech

Rozwiązanie lockstep zapewnia wysoki zakres diagnostyki i zaawansowane funkcje diagnostyczne w pełni zgodne z normami bezpieczeństwa operacyjnego IEC 61508 i ISO 26262, jednocześnie zmniejszając zapotrzebowanie na trudne do opracowania i obniżające wydajność biblioteki testowe oprogramowanie diagnostyczne.

Wykrywanie błędów konfiguracji jest obsługiwane we wszystkich urządzeniach Intel® Cyclone® 10 LP. Wykrywanie błędów trybu użytkownika jest obsługiwane tylko w urządzeniach o napięciu rdzenia 1,2-V. Dedykowane obwody wbudowane w urządzenia Intel® Cyclone® 10 LP składają się z funkcji wykrywania błędów CRC, która może opcjonalnie stale i automatycznie sprawdzać występowanie pojedynczego przypadkowego zakłócenia (SEU).

W krytycznych aplikacjach, wykorzystywanych w dziedzinie lotnictwa, telekomunikacji, sterowania systemami, zastosowań medycznych i wojskowych ważne jest, aby:

  • Potwierdzić dokładność danych konfiguracyjnych przechowywanych w urządzeniu FPGA.
  • Powiadomić system o wystąpieniu błędu konfiguracyjnego.

Kwalifikacja i certyfikacja

Układy FPGA o niskim poborze mocy Intel® Cyclone® 10 są oferowane w zakresie zastosowań komercyjnych, przemysłowych i motoryzacyjnych (AEC-Q100).

Ponadto będą obsługiwane w przyszłej wersji pakietu bezpieczeństwa funkcjonalnego, posiadającego certyfikat TUV zgodnie z normą IEC 61508, skracając czas opracowywania i wprowadzania na rynek.