FPGA Cyclone® V i SoC

FPGA Cyclone® V E

Zoptymalizowane pod kątem najniższych kosztów systemu i mocy, w celu osiągnięcia szerokiego spektrum zastosowań logiki ogólnej i DSP.

FPGA Cyclone® V GX

Zoptymalizowane pod kątem najniższych kosztów i mocy dla nadajników od 614 Mb/s do 3,125 Gb/s.

FPGA Cyclone® V GT

Najniższe koszty i moc w branży FPGA do aplikacji nadajników 6,144 Gb/s.

Cyclone® V SE FPGA

Zintegrowany system procesorowy ARM* Cortex*-A9 MPCore*, zoptymalizowany pod kątem najniższych kosztów systemu i mocy dla szerokiej gamy logik i DSP.

Cyclone® V SX FPGA

Zintegrowany system procesorowy ARM* Cortex*-A9 MPCore*, zoptymalizowany pod kątem najniższych kosztów i mocy dla nadajników ARM-i 3,125 Gb/s.

Cyclone® V ST FPGA

Zintegrowany system procesorowy ARM* Cortex*-A9 MPCore* - najniższy koszt i moc w branży dla nadajników FPGA 6,144 Gb/s.

Dostosowane do zastosowań o dużej objętości, wrażliwych na koszty

Dzięki układom FPGA Cyclone® V, możesz uzyskać poziom mocy, kosztów i wydajności, których potrzebujesz do aplikacji o dużej objętości, w tym do mostkowania protokołów, napędów sterujących silnikami, konwertera wideo do transmisji i kart przechwytujących oraz urządzeń przenośnych. Dowiedz się więcej o zalet układów FPGA Cyclone® V w różnych segmentach rynkowych.

Układy SoC FPGA - Twój konfigurowalny układ SoC oparty na procesorach ARM*

Układy SoC FPGA umożliwiają zmniejszenie mocy systemu, kosztów systemu i miejsca na płycie, dzięki integracji HPS — składającego się z procesorów, urządzeń peryferyjnych i kontrolera pamięci — z tkaniną FPGA przy użyciu szkieletu połączeń o dużej przepustowości. Połączenie HPS z niskoenergetyczną strukturą FPGA 28 nm firmy Intel zapewnia wydajność i ekosystem procesora ARM* klasy aplikacyjnej z elastycznością, niskim kosztem i niskim zużyciem energii układów FPGA Cyclone® V.

Więcej informacji ›

Zmniejszenie całkowitego kosztu systemu przez integrację

Ponieważ układy FPGA Cyclone® V integrują wiele bloków twardej własności intelektualnej (IP), możesz zróżnicować i zrobić więcej przy niższym całkowitym koszcie systemu, poborze mocy i czasie projektowania. Główne twardych bloków IP obejmują następujące elementy:

• Kontrolery pamięci twardej obsługujące 400 MHz DDR3 SDRAM z opcjonalną obsługą kodów korekcji błędów (ECC).
• PCI Express* (PCIe*) Gen2 z obsługą wielofunkcyjną.
• Bloki cyfrowego przetwarzania sygnału (DSP) o zmiennej precyzji.
• Dwurdzeniowy procesor HPS ARM* Cortex*-A9 MPCore*.

Lider w branży pod względem niskiego poboru mocy i niskich kosztów systemu

• Do 40 procent niższa całkowita moc w porównaniu z układami FPGA Cyclone® IV GX.
• Szeregowe nadajniki o najniższej mocy z maksymalnym poborem mocy 88 mW na kanał, przy 5 Gb/s.
  
• Wydajność przetwarzania ponad 4000 MIPS (test Dhrystones 2.1) przy mocy poniżej 1,8 W (dla SoC FPGA).
• Niższa moc dzięki zwiększonemu wykorzystaniu twardych bloków IP.

Obniżanie kosztów – układy FPGA wymagają tylko dwóch napięć regulatora mocy i są dostarczane w pakietach z wiązaniem drutowym z opcjami o małej konstrukcji.

HPS oparte na ARM*

Cyclone® V SoC FPGA HPS składa się z dwurdzeniowego procesora ARM* Cortex*-A9 MPCore*, bogatego zestawu urządzeń peryferyjnych i wieloportowego kontrolera pamięci współdzielonego z logiką w FPGA, co zapewnia elastyczność programowalnej logiki i oszczędność kosztów twardej własności intelektualnej (IP), ze względu na:

• Jedno- lub dwurdzeniowy procesor o maksymalnej częstotliwości do 925 MHz.
• Wzmocnione wbudowane urządzenia peryferyjne eliminują potrzebę implementacji tych funkcji w programowalnej logice, pozostawiając więcej zasobów FPGA na niestandardową logikę aplikacji i zmniejszając zużycie energii.
• Wzmocniony kontroler pamięci wieloportowej, współdzielony przez procesor i układ logiczny FPGA, obsługuje urządzenia DDR2, DDR3 i LPDDR2 ze zintegrowaną obsługą kodu korekcji błędów (ECC) dla wysokiej niezawodności i zastosowań krytycznych dla bezpieczeństwa.

Połączenie o dużej przepustowości

Ścieżki danych o wysokiej przepustowości między HPS i FPGA zapewniają wydajność połączeń niemożliwą do osiągnięcia w rozwiązaniach dwuchipowych. Ta ścisła integracja zapewnia:

• Szczytową przepustowość ponad 100 Gb/s.
• Zintegrowaną spójność danych.
• Znaczne oszczędzanie energii w systemie dzięki wyeliminowaniu zewnętrznych ścieżek we/wy między procesorem a FPGA.

Elastyczna struktura FPGA

Struktura logiki FPGA umożliwia zróżnicowanie systemu poprzez implementację w projektach niestandardowych lub gotowych, wstępnie skonfigurowanych adresów IP firmy Intel lub jej partnerów. Pozwala to na:

• Szybkie dostosowanie do zmieniających się standardów interfejsu i protokołów.
• Dodaj niestandardowy sprzęt do FPGA, aby przyspieszyć algorytmy krytyczne czasowo i stworzyć atrakcyjną przewagę nad konkurencją.
• Szybko wdrażaj niestandardowy procesor ARM* bez rozbudowanych kosztów projektowania, weryfikacji i jednorazowych kosztów inżynieryjnych (NRE) wymaganych w układach ASIC.

Architektura ma znaczenie

Ponieważ układy FPGA Cyclone® V SoC integrują wiele twardych bloków IP, możesz obniżyć całkowity koszt systemu, moc i czas projektowania. Układy SoC FPGA to więcej niż suma ich części. Sposób współpracy procesora i systemów FPGA ma ogromne znaczenie dla wydajności, niezawodności i elastyczności systemu. Układy FPGA Intel® SoC są zaprojektowane aby:

• Zachowywać elastyczność uruchamiania procesora lub sekwencji konfiguracji FPGA, odpowiedź systemu na reset procesora i niezależne interfejsy pamięci w rozwiązaniu dwuukładowym.
• Zachowywać integralność i niezawodność danych dzięki zintegrowanemu ECC.
• Chronić pamięć DRAM współdzieloną przez procesor FPGA przy użyciu zintegrowanej jednostki ochrony pamięci.
• Umożliwiać debugowanie na poziomie systemu, dzięki debugowaniu adaptacyjnemu FPGA firmy Intel, w celu uzyskania niezrównanej widoczności i kontroli nad całym urządzeniem.

Nie wszystkie układy SoC FPGA są sobie równe. Architektura ma znaczenie

Dowiedz się, jak dobrać odpowiedni układ FPGA SoC do swojej aplikacji, korzystając z naszego obszernego zestawu zasobów, w tym krótkiej serii filmów wideo autorstwa eksperta od procesorów, Jima Turleya.