Zestaw dla deweloperów układów FPGA Arria® V GT zapewnia kompletne środowisko projektowe, zawierające wszystkie składniki sprzętu i oprogramowania, umożliwiające opracowywanie pełnych projektów układów FPGA i testowanie ich w środowisku systemowym. Ten zestaw dla deweloperów zawiera następujące składniki:

  • Dwa układy FPGA do projektowania na poziomie systemu
  • Układ FPGA Arria® V GT: 504 tyś. elementów logicznych (LE), pakiet F1517, 36 nadajników-odbiorników 6G; klasa szybkości I3
  • Trzy gniazda kart rozszerzeń wejścia/wejścia: dwie karty Mezzanine (HSMC) o dużej szybkości i jedna karta FPGA Mezzanine (FMC)
  • Karta pamięci SDRAM DDR3 2 GB, pamięć QDR II+ 4,5 MB i pamięć flash 1 GB
  • Dwa złącza SFP+
  • Złącza SMA i nowe złącza Samtec Bull's Eye
  • Możliwość pomiaru indywidualnych szyn zasilania w każdym mikroukładzie
Uwagi:
Nabywca deklaruje, że jest deweloperem produktów, deweloperem oprogramowania lub integratorem systemów i przyjmuje do wiadomości, że ten produkt jest zestawem testowym bez autoryzacji komisji FCC, udostępnianym wyłącznie do celów związanych z oceną i opracowaniem oprogramowania, bez prawa do odsprzedaży.
Można zakupić opcjonalne adaptery kart podrzędnych zgodne ze złączami HSMC lub FMC albo przewody do użytku z określonym zestawem dla deweloperów.

Zawartość zestawu dla deweloperów

Zestaw dla deweloperów układów FPGA Arria® V GT zawiera następujące elementy:

  • Płyta do opracowywania układów FPGA Arria® V GT
  • Artykuł 1: Arria® V GT FPGA: 5AGTFD7K3F40I3N
  • Pamięć
  • SDRAM DDR3 x72 1152 MB
  • SRAM QDR II+ (1 MB x 36) 4,5 MB
  • Synchroniczna pamięć flash 1 Gb (x16)
  • Porty komunikacyjne
  • Złącze krawędziowe PCIe* (PCI Express) x8
  • Port HSMC A (osiem kanałów nadajników-odbiorników)
  • USB 2.0
  • Ethernet (Gb/s)
  • Mostek między mikroukładami z 29 wejściami LVDS, 29 wyjściami LVDS i nadajnikami-odbiornikami x8
  • Dwa kanały SFP+
  • Złącze Bull's Eye (trzy kanały nadajników-odbiorników 10 Gb/s)
  • Złącze SMA (jeden kanał nadajnika-odbiornika 10 Gb/s)
  • Konfiguracja
  • JTAG
  • Sterownik FPP (Fast Passive Parallel), funkcja PFL (Parallel Flash Loader)
  • Przyciski, przełączniki, wskaźniki i wyświetlacze
  • Przycisk resetowania procesora
  • Trzy przyciski użytkownika
  • Osiem przełączników DIP
  • 16 wskaźników użytkownika (osiem dwubarwnych diod LED)
  • Trzy wskaźniki PCIe
  • Trzy wskaźniki stanu HSMA
  • Znakowy wyświetlacz LCD (16 × 2)
  • Artykuł 2: Arria® V GT FPGA: 5AGTFD7K3F40I3N
  • Pamięć
  • Kontroler programowy pamięci SDRAM DDR3 x64 lub sprzętowy kontroler IP (Intellectual Property) x32
  • Porty komunikacyjne
  • Port HSMC B (cztery kanały nadajników-odbiorników)
  • Port FMC (dziesięć kanałów nadajników-odbiorników)
  • Mostek między mikroukładami z 29 wejściami LVDS, 29 wyjściami LVDS i nadajnikami-odbiornikami x8
  • Kanał cyfrowego interfejsu szeregowego (SDI)
  • Złącze Bull's Eye (kanał nadajnika-odbiornika 6 Gb/s)
  • Złącze Bull's Eye (kanał nadajnika-odbiornika 10 Gb/s)
  • Złącze SMA (jeden kanał nadajnika-odbiornika 10 Gb/s)
  • Konfiguracja
  • JTAG
  • Sterownik FPP, funkcja PFL
  • Przyciski, przełączniki, wskaźniki i wyświetlacze
  • Przycisk resetowania procesora
  • Trzy przyciski użytkownika
  • Osiem przełączników DIP
  • 16 wskaźników użytkownika (osiem dwubarwnych diod LED)
  • Różne
  • Kontroler systemu EPM2210GF324
  • Wbudowany przewód Intel® Arria® Download Cable II (EPM570GM100)
  • Taktowanie
  • Oscylator 50 MHz i 148,5 MHz
  • 100 MHz i cztery programowalne oscylatory (cztery wyjścia)
  • Wejście SMA (LVPECL)
  • Moc
  • Wejście DC laptopa
  • Złącze krawędziowe PCIe
  • Monitorowanie systemu
  • Zasilanie (napięcie, natężenie prądu i moc) na jednostkę na szynę
  • Karty z pętlą zwrotną i karty HSMC do debugowania
  • Zestaw montażowy Samtec Bull's Eye
  • Zasilacz i przewody
  • Oprogramowanie w zestawie dla deweloperów układów FPGA Arria® V GT
  • Kompleta dokumentacja
  • Podręcznik użytkownika
  • Podręcznik referencyjny
  • Schemat płyty i pliki projektów rozmieszczenia elementów
  • System testowania płyt (BTS) z graficznym interfejsem użytkownika (GUI)
  • Zawiera kompletne projekty oprogramowania Intel® Quartus® Prime z warstwą RTL (Register Transfer Level) Open Source
  • Portal do aktualizacji płyt
  • Zawiera kompletne projekty oprogramowania Intel® Quartus® Prime z warstwą RTL Open Source
  • Oprogramowanie Intel® Quartus® Prime w wersji DKE (Development Kit Edition)
  • Licencja uprawniająca do korzystania z pełnej wersji oprogramowania Intel® Quartus® Prime przez jeden rok