Zestaw Arria® V GX FPGA Starter Kit

Firma Intel wycofała z oferty zestaw Arria® V GX FPGA Starter Kit. Więcej informacji o wycofaniu tego produktu z oferty zawiera powiadomienie PDN2025. Aby uzyskać informacje dotyczące obecnie dostępnych zestawów dla deweloperów układów Intel® FPGA, skorzystaj ze strony internetowej wszystkich zestawów dla deweloperów.

Zestaw Arria® V GX FPGA Starter Kit

Zestaw Arria® V GX Starter Kit zapewnia kompletne środowisko projektowe, zawierające wszystkie elementy sprzętu i oprogramowania, umożliwiające szybkie opracowywanie efektywnych kosztowo aplikacji FPGA. Ten zestaw dla deweloperów zawiera następujące elementy:

  • Układ FPGA Arria® V GX — 360KLE, pakiet F1152, nadajniki-odbiorniki 24X6.5G, klasa szybkości C5
  • Gniazdo karty rozszerzeń wejść/wyjść — złącze dla kart Mezzanine (HSMC) o dużej szybkości
  • Pamięć SDRAM 256 MB
  • Złącza interfejsu multimediów o wysokiej rozdzielczości (HDMI) i cyfrowego interfejsu szeregowego (SDI)
  • Złącza SMA

Tabela 1. Informacje dotyczące kodu do zamawiania i ceny zestawu Arria® V GX FPGA Starter Kit

Kod zamówienia Cena Informacje o składaniu zamówień 
DK-START-5AGXB3N

850 USD

(niedostępne)

Zestaw Arria® V GX FPGA Starter Kit zawiera urządzenie 5AGXB3 i jednoroczną licencję na oprogramowanie projektowe Intel® Quartus® Prime.

Uwaga:

Nabywca deklaruje, że jest deweloperem produktów, deweloperem oprogramowania lub integratorem systemów i przyjmuje do wiadomości, że ten produkt jest zestawem testowym bez autoryzacji komisji FCC, udostępnianym wyłącznie do celów związanych z oceną i opracowaniem oprogramowania, bez prawa do odsprzedaży.

Zawartość zestawu Starter Kit

  • Zestaw Arria® V GX FPGA Starter Kit zawiera następujące elementy:
  • Płyta do opracowywania układów FPGA Arria® V GX
  • Układ FPGA: Arria® V GX 5AGXFB3H4F35C4N
  • Kontroler systemu: urządzenie MAX® V 5M2210ZF256C4N
  • Graficzny interfejs użytkownika (GUI) monitora zasilania
  • Pojedynczy konwerter analogowo-cyfrowy (a/c), osiem kanałów
  • Nieizolowana szyna zasilania
  • Tryb FPP (Fast Passive Parallel) x16 przy użyciu funkcji PFL (Parallel Flash Loader)
  • Rejestry kontroli i stanu
  • Wbudowany interfejs USB-BlasterTM II: urządzenie MAX® II EPM570GM100C4N
  • Interfejs HDMI 1.3 TX
  • Cztery nadajniki-odbiorniki, 2,7 Gb/s (maks. przy konwersji poziomu) i zegar 270 MHz złącza HDMI TX
  • Konwerter poziomu HDMI STMicroelectronics STHDLS101T
  • Nadajnik-odbiornik z konwersją poziomu PCML 1,5V <-> poziom TMDS
  • DDC i HPD <-> poziom zgodny ze standardem HDMI
  • Kanał danych maks. 2,7 Gb/s; zgodność z HDMI 1.3
  • Kanał zegara maks. 270 MHz; dostateczne do obsługi szybkość transmisji danych 2,7 Gb/s
  • Specyfikacja HDMI: cykl zegara = 10x UI
  • Interfejs SDI 3G
  • Nadajnik-odbiornik z pętlą zwrotną TX/RX
  • Dwa złącza SMB i przewód (nieuwzględniony w zestawie)
  • Maks. 2,97 Gb/s
  • Sterownik/odbiornik National Semiconductor LMH0384SQ/LMH0303SQx
  • Wymaga zegara referencyjnego 148,5 MHz i 148,35 MHz nadajnika-odbiornika do zachowania zgodności ze standardem odpowiednio USA i UE
  • Precyzyjne strojenie przy użyciu generatora krystalicznego przestrajanego napięciem i blokowanie zgodnie z odzyskaną częstotliwością CDR
  • Interfejs HSMC
  • Osiem nadajników-odbiorników maks. 6,375 Gb/s
  • Niezgodne z przypisaniem końcówek HIP interfejsu PCIe* (PCI Express)
  • Cztery układy CMOS
  • Interfejs różnicowy (osiem nadajników i 9 odbiorników) korzystający z dedykowanych kanałów transmisji/odbioru (TX/RX)
  • Dwa niskonapięciowe wejścia różnicowe sygnalizacji (VDS) zegara
  • Dwa wyjścia różnicowe zegara
  • I2C
  • JTAG
  • Minimalne obsługiwane natężenie prądu
  • 2 A przy 3,3 V
  • 1 A przy 12 V
  • Dedykowana domena zegara referencyjnego nadajników-odbiorników z generatorem Si 5338
  • Pętla zwrotna HSMC z graficznym interfejsem użytkownika (GUI) systemu BTS
  • Interfejs SMA
  • Kanał nadajnika-odbiornika (TX/RX)
  • Wejście LVPECL zegara
  • Wyjście LVPECL zegara
  • Dedykowana domena zegara referencyjnego nadajników-odbiorników z generatorem Si 5338
  • Pamięć SDRAM DDR3 x32
  • Micron MT41J64M16LA-15E DDR3 SDRAM 8MX16X8
  • Dwa urządzenia: szerokość 2 x16 = x32
  • Graficzny interfejs użytkownika (GUI) pamięci SDRAM DDR3 systemu BTS oparty na kontrolerze Uniphy i kontrolerze II o dużej wydajności (HP, High Performance)
  • Pamięć SSRAM
  • 512k x36, 18 Mb ISSI IS61VPS51236A
  • Wspólny adres lub dane z pamięcią flash
  • Wejścia/wyjścia użytkownika
  • Znakowy wyświetlacz LCD
  • Cztery przełączniki DIP
  • Trzy PB
  • Cztery wskaźniki
  • Konfiguracja
  • Tryb FPP x16
  • Podwójna pamięć flash 512 Mbit Numonyx PC28F512P30BF (fMAX 52 MHz)
  • Złącze JTAG
  • Wbudowany interfejs USB Blaster II
  • Mikrokontroler Cypress CY7C68013A jako USB PHY 2.0
  • Urządzenie MAX® II
  • Ethernet
  • 10/100/1000 Base-T
  • Złącze RJ-45; wbudowany wskaźnik stanu łącza
  • Marvell Ethernet PHY 88E1111
  • Wymaga taktowania 50 MHz z wejścia zegara

Tabela 2. Dokumenty związane z zestawem Arria® V GX FPGA Starter Kit

Dokument

Opis

Wersja

Podręcznik referencyjny (PDF) płyty zestawu Arria® V GX Starter

Szczegółowe informacje dotyczące komponentów wbudowanych i interfejsów płyty

1,2

Podręcznik użytkownika (PDF) zestawu Arria® V GX Starter Kit

Informacje dotyczące konfiguracji płyty deweloperskiej zestawu Arria® V GX FPGA Starter Kit i zastosowań oprogramowania uwzględnionego w zestawie

1,2

Instalacja zestawu

(FTP)

(Zaktualizowano) Pełna instalacja wszystkich plików specyficznych dla zestawu, łącznie z Podręcznikiem referencyjnym, Podręcznikiem użytkownika, podręcznikiem Szybkie wprowadzenie, wykazem materiałów, układem rozmieszczenia elementów, opisem płyty z obwodami drukowanymi (PCB), schematem i przykładami projektów

Skompilowano przy użyciu oprogramowania Quartus II w wersji 12.1 z dodatkiem SP1 z wybranym urządzeniem 5AGXFB3H4F35C4

12.1.1.1

Instalacja zestawu

(FTP)

(Archiwum) Pełna instalacja wszystkich plików specyficznych dla zestawu, łącznie z Podręcznikiem referencyjnym, Podręcznikiem użytkownika, podręcznikiem Szybkie wprowadzenie, wykazem materiałów, układem rozmieszczenia elementów, opisem płyty z obwodami drukowanymi (PCB), schematem i przykładami projektów

Skompilowano przy użyciu oprogramowania Quartus II w wersji 12.1 z dodatkiem SP1 z wybranym urządzeniem 5AGXFB3H4F35C4

12.1.1.0

Instalacja zestawu

(FTP)

(Archiwum) Pełna instalacja wszystkich plików specyficznych dla zestawu, łącznie z Podręcznikiem referencyjnym, Podręcznikiem użytkownika, podręcznikiem Szybkie wprowadzenie, wykazem materiałów, układem rozmieszczenia elementów, opisem płyty z obwodami drukowanymi (PCB), schematem i przykładami projektów

12.1.0.0

Instalacja zestawu

(FTP)

(Archiwum) Pełna instalacja wszystkich plików specyficznych dla zestawu, łącznie z Podręcznikiem referencyjnym, Podręcznikiem użytkownika, podręcznikiem Szybkie wprowadzenie, wykazem materiałów, układem rozmieszczenia elementów, opisem płyty z obwodami drukowanymi (PCB), schematem i przykładami projektów

12.0.0.1