Zestaw dla deweloperów układów SoC Arria® V i pakiet Intel® SoC FPGA Embedded Development Suite

Firma Intel wycofała z oferty zestaw dla deweloperów układów SoC Arria® V. Więcej informacji dotyczących wycofania tego produktu z oferty zawiera powiadomienie PDN1815. Aby uzyskać informacje dotyczące obecnie dostępnych zestawów dla deweloperów układów Intel® FPGA, skorzystaj ze strony internetowej wszystkich zestawów dla deweloperów.

Zestaw dla deweloperów układów SoC Arria® V i pakiet Intel® SoC FPGA Embedded Development Suite

Zestaw dla deweloperów układów SoC Arria® V ułatwia szybkie opracowywanie niestandardowych projektów układów SoC opartych na procesorach Arm*. Siatka przełączników FPGA Arria® V należy do grupy produktów Intel® FPGA średniej klasy, jednak zapewnia największą przepustowość przy najniższej łącznej mocy dla następujących aplikacji tej klasy:

  • Zdalne moduły radiowe1
  • Karty liniowe 10G/40G1
  • Obrazowanie medyczne
  • Wyposażenie studia emisyjnego
  • Przyspieszanie aplikacji do przetwarzania zdjęć i wideo1
  • Linie PCIe* (PCI Express) Gen2 x4 (punkt końcowy lub port główny)

1. Specyficzne dla aplikacji karty podrzędne, sprzedawane oddzielnie, zgodne z wieloma standardami wejść/wyjść i interfejsów

Tabela 1. Informacje dotyczące zamawiania zestawów dla deweloperów układów SoC Arria® V

Kod zamówienia

Cena

Informacje o składaniu zamówień 

DK-DEV-5ASTD5N

3495 USD

Zestaw dla deweloperów układów SoC Arria® V zawiera układ SoC 5ASTFD5K3F40I3N.

Uwaga:

Nabywca deklaruje, że jest deweloperem produktów, deweloperem oprogramowania lub integratorem systemów i przyjmuje do wiadomości, że ten produkt jest zestawem testowym bez autoryzacji komisji FCC, udostępnianym wyłącznie do celów związanych z oceną i opracowaniem oprogramowania, bez prawa do odsprzedaży.

Zawartość zestawu dla deweloperów

Zestaw dla deweloperów układów SoC Arria® V zawiera następujące elementy:

  • Płyta do opracowywania układów SoC Arria® V ST
  • Polecane urządzenia
  • Arria® V ST SoC—5ASTFD5K3F40I3N (SoC)
  • MAX® V CPLD—5M2210ZF256C4N (kontroler systemu)
  • MAX® II CPLD—EPM570GF100 (wbudowany interfejs Intel® FPGA Download Cable II)
  • Źródła konfiguracji układów FPGA
  • Wbudowany interfejs Intel® FPGA Download Cable II (JTAG)
  • Urządzenie EPCQ flash (konfiguracja Active Serial x1 lub x4)
  • Sterownik (FPP, Flash Fast Passive Parallel)
  • System HPS (Hard Processor System)
  • Pamięć FPGA
  • Dwa moduły pamięci SDRAM DDR3 32-bit 1024 MB
  • Synchroniczna pamięć flash CFI 512 Mb
  • Pamięć NOR Flash (EPCQ) 256 Mb
  • Interfejsy wejścia/wyjścia FPGA
  • Gniazdo PCI Express* Gen2 x4
  • Dwa złącza Mezzanine dla kart FPGA (FMC)
  • Dwa złącza Ethernet 10/100
  • Dwa złącza SPF+
  • Cztery wskaźniki użytkownika
  • Cztery przyciski użytkownika
  • Cztery przełączniki DIP użytkownika
  • Źródła rozruchowe systemu HPS
  • Pamięć QSPI flash 512 Mb
  • Wymienna karta flash microSD
  • FPGA
  • Pamięć HPS
  • Pamięć SDRAM DDR3 o pojemności 1024 MB (megabajtów)
  • Pamięć flash poczwórnego szeregowego interfejsu urządzeń peryferyjnych (QSPI) 512 Mb
  • Gniazdo karty microSD z kartą flash microSD 4 GB
  • Pamięć szeregowa EEROM I2C 32 Kb
  • Interfejsy wejść/wyjść systemu HPS
  • Złącze Ethernet 1 Gigabit (HPS)
  • Złącze USB 2.0 OTG (On-The-Go) systemu HPS
  • Dwa złącza RS-232 UART (za pośrednictwem złącza mini USB)
  • Zegar czasu rzeczywistego (z baterią zapasową)
  • Dwuwierszowy tekstowy wyświetlacz LCD
  • Cztery wskaźniki użytkownika
  • Cztery przyciski użytkownika
  • Cztery przełączniki DIP
  • Taktowanie
  • Programowalny generator zegara z czterema wyjściami dla referencyjnych wejść zegara FPGA
  • Programowalny oscylator kryształowy z regulacją napięcia (VCXO) 148,5 MHz LVDS dla wejścia referencyjnego zegara FPGA
  • Oscylator niesymetryczny 50 MHz dla układów FPGA i wejścia zegara FPGA MAX® V
  • Oscylator niesymetryczny 100 MHz dla wejścia konfiguracyjnego zegara FPGA MAX® V
  • Wejścia SMA dla zegarów FPGA i HPS
  • Eliminator fluktuacji zegara LMK04828
  • Moc
  • Zasilacz podłączany do wejścia DC 14–20 V laptopa
  • Układ monitorowania systemu
  • Zasilanie (napięcie, natężenie prądu, moc)
  • Mechanical
  • Wymiary płyty 18,2 cm × 22,9 cm
  • Składniki oprogramowania zestawu dla deweloperów układów FPGA Arria® V ST (do pobrania zgodnie z tabelą 2)
  • Przykłady projektów
  • System testowania płyt (BTS)1
  • Zweryfikowany projekt referencyjny systemu z serwerem sieci Web portalu do aktualizacji płyt
  • Kompletna dokumentacja (zob. tabela 2)
  • Pakiet Intel® SoC FPGA Embedded Development Suite w wersji Subscription Edition
  • Pakiet Arm* DS (Development Studio) for Intel® SoC FPGA jest sprzedawany oddzielnie2 i zastępuje pakiet Arm* DS-5 (Development Studio 5) 
  • Narzędzia do synchronizacji projektów sprzętu i oprogramowania
  • Oprogramowanie wykonawcze systemu Linux do opracowywania aplikacji
  • Biblioteki sprzętowe SoC do opracowywania oprogramowania układowego
  • Przykłady aplikacji
  • Oprogramowanie Intel® Quartus® Prime w wersji DKE (Development Kit Edition)
  • Licencja uprawniająca do korzystania z pełnej wersji oprogramowania Intel® Quartus® Prime przez jeden rok

1.  Obejrzyj film, aby dowiedzieć się więcej.

2.  Licencja na pakiet Arm* DS for Intel® SoC FPGA jest sprzedawany oddzielnie. Aby uzyskać więcej informacji, należy skorzystać z Centrum pobierania.

Tabela 2. Dokumentacja zestawu dla deweloperów układów SoC Arria® V

Dokument

Opis

Wersja

PDN1815

Powiadomienie o wycofaniu produktu z oferty

1.0

Podręcznik użytkownika (PDF) zestawu dla deweloperów układów SoC Arria® V

Informacje o konfiguracji płyty do opracowywania układów SoC Arria® V i zastosowaniach oprogramowania uwzględnionego w tym zestawie

1.0

Podręcznik referencyjny (PDF) płyty do opracowywania układów SoC Arria® V

Szczegółowe informacje o komponentach i interfejsach płyty

1.0

Instalacja zestawu (ZIP)

Pełna instalacja wszystkich plików, łącznie z między innymi Podręcznikiem referencyjnym, Podręcznikiem użytkownika, podręcznikiem Szybkie wprowadzenie, wykazem materiałów, układem rozmieszczenia elementów, opisem płyty z obwodami drukowanymi (PCB), schematem, zweryfikowanym referencyjnym projektem systemu z aplikacją portalu internetowego do aktualizacji płyt lub przykładowymi projektami systemu testowania płyt (BTS)

15.1.0