Zestaw do oceny układów FPGA Intel® Cyclone® 10 LP

Programiści i konstruktorzy powinni poznać wszechstronność programowalnej macierzy bramek o niskim poborze mocy (LP). Zestaw do ewaluacji układów o niskim poborze mocy (LP) Intel® Cyclone® 10 zapewnia łatwą w obsłudze platformę do ewaluacji technologii FPGA o niskim poborze mocy Intel® Cyclone® 10 i regulatorów Intel® Enpirion®.

Zestaw do oceny układów FPGA Intel® Cyclone® 10 LP

Płyta do ewaluacji układów FPGA o niskim poborze mocy (LP) Intel® Cyclone® 10 — schemat blokowy

Zastosowania tej płyty ewaluacyjnej są następujące:

  • Opracowywanie projektów urządzeń FPGA o niskim poborze mocy (LP) Intel® Cyclone® 10
  • Połączenie mostkowe z funkcjami lub urządzeniami przy użyciu złączy ekranów Arduino UNO R3, PMOD, GPIO lub Ethernet
  • Pomiar kluczowych konfiguracji zasilania układów FPGA o niskim poborze mocy (LP) Intel® Cyclone® 10
  • Wielokrotne wykorzystanie schematów i plików projektów płyt z obwodami drukowanymi (PCB) zestawu w celu szybkiego rozpoczęcia projektu

Niezależnie od tego, czy jesteś deweloperem układów FPGA, deweloperem oprogramowania, konstruktorem, doświadczonym deweloperem urządzeń IoT, początkującym programistą lub tylko osobą zainteresowaną układami FPGA, mamy nadzieję, że uznasz zestaw do ewaluacji układów FPGA o niskim poborze mocy (LP) Intel® Cyclone® 10 za interesujący i fascynujący.

Kod używany do zamawiania i informacje o cenach zestawu do ewaluacji układów FPGA o niskim poborze mocy (LP) Intel® Cyclone® 10

Kod zamówienia Znajdź dystrybutora Informacje o składaniu zamówień
EK-10CL025U256

Rynek rozwiązań Intel®

-

Uwaga:

Nabywca deklaruje, że jest deweloperem produktów, deweloperem oprogramowania lub integratorem systemów i przyjmuje do wiadomości, że ten produkt jest zestawem testowym bez autoryzacji komisji FCC, udostępnianym wyłącznie do celów związanych z oceną i opracowaniem oprogramowania, bez prawa do odsprzedaży.

Zawartość zestawu ewaluacyjnego

  • FPGA o niskim poborze mocy Intel® Cyclone® 10
  • Numer artykułu: 10CL025YU256I7G z 25 tysiącami elementów logicznych (LE)
  • Układ FPGA Intel® MAX® 10 ze wstępnie zaprogramowanymi funkcjami ASSP menedżera systemu (te funkcje nie mogą być programowane przez użytkownika)
  • Wbudowany interfejs USB Blaster II
  • Kontroler SystemMAX
  • Programowalna regulacja zegara
  • Pomiar natężenia prądu na kluczowych szynach zasilania układów FPGA o niskim poborze mocy Intel® Cyclone® 10
  • Wejście analogowe Arduino i konwersja na sygnały cyfrowe
  • Numer artykułu: 10M08SAU169C8G
  • Osiem tysięcy elementów logicznych (LE), pojedynczy zasilacz, przetwornik analogowo-cyfrowy (ADC) z dziewięcioma kanałami wejściowymi
  • Synchroniczne regulatory Intel® Enpirion® punktu obciążenia zmniejszające napięcie ze wzbudnikami
  • EN5339QI, 3A
  • EN5329QI, 2A
  • EP5358LUI, 600 mA (2 szt.)
  • Pamięć HyperRAM*
  • Pamięć HyperRAM 128 Mb o szerokości 8 bitów
  • Przepustowość 100 MB przy zaledwie 400 elementach logicznych (LE) i 12 wejściach/wyjściach
  • Licencja Open Core dostępna w trybie ewaluacji
  • Kontroler IP pamięci HyperBus firmy Synaptic Labs
  • Ethernet 10/100/1000 Mb/s
  • Intel XWAY PHY11G PEF7071
  • Interfejs RGMII dla układów FPGA o niskim poborze mocy Intel® Cyclone® 10 (jako MAC)
  • Obsługa interfejsu MAC Ethernet o potrójnej szybkości, począwszy od wersji 17.1 oprogramowania Intel® Quartus® Prime
  • Interfejs zarządzania MDC/MDIO
  • Złącze RJ-45 dla przewodu Ethernet
  • 12-pinowe złącze zgodne ze standardem Digilent Pmod*
  • Poznaj karty rozszerzeń zgodne ze standardem Pmod*
  • Interfejs Arduino
  • Zgodność z technologią Arduino UNO R3
  • Możliwość podłączania ekranów Arduino do tego interfejsu Arduino
  • Wejścia-wyjścia ogólnego przeznaczenia (GPIO) użytkownika
  • Złącze GPIO dla kart rozszerzeń 2x20 z 36 sygnałami wyjściowymi GPIO do złącza 100 mil
  • Niesymetryczne wejście/wyjście z napięciem VCCIO 3,3 V
  • LED-owym
  • Niebieski wskaźnik zasilania
  • Żółty wskaźnik konfiguracji
  • Cztery zielone wskaźniki użytkownika
  • Naciśnij przycisk
  • Przycisk rekonfiguracji układu FPGA
  • Przycisk resetowania układu FPGA
  • Cztery przyciski użytkownika
  • 4-bitowy przełącznik DIP
  • 1-bitowe obejście wirtualnego interfejsu JTAG
  • 3-bitowy przełącznik DIP użytkownika
  • Konfiguracja
  • Programowanie wbudowanego interfejsu USB Blaster II
  • Zewnętrzne złącze JTAG 2x5
  • Konfiguracja AS x1 przy użyciu wbudowanej pamięci flash (EPCQ64)
  • Szybkość
  • Stały zegar 50 MHz dla układu FPGA o niskim poborze mocy Intel® Cyclone® 10 i układu FPGA Intel® MAX 10
  • Zegar Ethernet 125 MHz dla programowalnego układu FPGA o niskim poborze mocy Intel® Cyclone® 10
  • Zegar HyperRAM 50 MHz dla programowalnego układu FPGA o niskim poborze mocy Intel® Cyclone® 10
  • Programowalny zegar dla układu FPGA o niskim poborze mocy Intel® Cyclone® 10
  • Moc
  • Zasilanie z magistrali USB lub zasilacza
  • Złącze USB współdzielone z wbudowanym złączem mini-B interfejsu USB Blaster II
  • Zasilacz z prostownikiem (AC-DC, 5 V) (nie jest dostarczany razem z zestawem)
  • Funkcja pomiaru zasilania układu FPGA o niskim poborze mocy Intel® Cyclone® 10
  • Przetwornik analogowo-cyfrowy (ADC) układu FPGA Intel® MAX® 10 do pomiaru natężenia prądu na wybranych szynach zasilania układu FPGA o niskim poborze mocy Intel® Cyclone® 10
  • Pomiar ręczny napięcia i natężenia prądu na pozostałych szynach zasilania układu FPGA o niskim poborze mocy Intel® Cyclone® 10

Przykładowe projekty

Wiele projektów przykładowych i referencyjnych, związanych z zestawem ewaluacyjnym układów FPGA o niskim poborze mocy Intel® Cyclone® 10, można pobrać ze sklepu z projektami. Aby uzyskać listę wszystkich projektów z układami FPGA o niskim poborze mocy Intel® Cyclone® 10, skorzystaj ze sklepu z projektami Intel® FPGA.

Dokument Opis Wersja
Podręcznik użytkownika Informacje o sprzęcie i konfiguracji płyty zestawu ewaluacyjnego układów FPGA o niskim poborze mocy Intel® Cyclone® 10, łącznie z zastosowaniami oprogramowania uwzględnionego w tym zestawie.
Schemat ideowy Schemat płyty z obwodami drukowanymi (PCB). Przeczytaj Podręcznik ustalania wersji płyty z obwodami drukowanymi (PCB). B
Materiały dodatkowe zestawu (zip) Zawiera podręcznik użytkownika, wykaz materiałów, układ rozmieszczenia elementów, opis płyty z obwodami drukowanymi (PCB), schematy, system testowania płyt (PCB) i projekty wstępne dla oprogramowania projektowego Intel® Quartus® Prime w wersji 17.0. A