Zestawy dla deweloperów FPGA Cyclone® V GT

Zestaw dla deweloperów układów FPGA Cyclone® V GT można wykorzystać do przygotowania prototypów dla aplikacji układów FPGA Cyclone® V GT lub Cyclone® V GX. Ułatwia to szybkie opracowywanie tanich i energooszczędnych projektów układów FPGA na poziomie systemu oraz szybkie osiąganie oczekiwanych rezultatów.

Zestawy dla deweloperów FPGA Cyclone® V GT

Ten zestaw obsługuje wiele funkcji, takich jak:

  • Przygotowanie prototypów układów FPGA
  • Pomiar zasilania układów FPGA
  • Wydajność wejść/wyjść nadajników-odbiorników maks. 5,0 Gb/s
  • Interfejs PCIe* (PCIe Express) Gen2 x4 (5,0 Gb/s na linię)
  • Obsługa punktów końcowych lub portów głównych

Tabela 1. Informacje dotyczące zamawiania zestawów dla deweloperów układów FPGA Cyclone® V GT

Kod zamówienia Cena Informacje o składaniu zamówień
DK-DEV-5CGTD9N

1299 USD

Kup teraz ›

Zestaw dla deweloperów układów FPGA Cyclone® V GT zawiera urządzenie 5CGT-D9-C7N z półprzewodnikami klasy produkcyjnej.

Zamówienia można składać online albo u lokalnych dystrybutorów lub przedstawicieli handlowych firmy Intel.

Uwaga:

Nabywca deklaruje, że jest deweloperem produktów, deweloperem oprogramowania lub integratorem systemów i przyjmuje do wiadomości, że ten produkt jest zestawem testowym bez autoryzacji komisji FCC, udostępnianym wyłącznie do celów związanych z oceną i opracowaniem oprogramowania, bez prawa do odsprzedaży.

Zawartość zestawu dla deweloperów

Zestaw dla deweloperów układów FPGA Cyclone® V GT zawiera następujące elementy:

  • Płyta do opracowywania układów FPGA Cyclone® V GT
  • Polecane urządzenia
  • Układ FPGA Cyclone® V GT — 5CGTFD9E5F35C7N
  • Układ CPLD MAX® V — 5M2210ZF256 (kontroler systemu)
  • Układ CPLD MAX® II — EPM570GT100C3N (wbudowany przewód USB Blaster™ II)
  • Układ CPLD MAX® II — EPM570ZM100 (układ CPLD formatu ASSP)
  • Konfiguracja
  • Wbudowany przewód USB-Blaster™ II (JTAG)
  • Funkcja PFL (Fast Passive Parallel)
  • Intel EPCQ — EPCQ256SI16N (Quad Serial Configuration Device)
  • Urządzenia pamięci
  • Sprzętowy kontroler pamięci SDRAM DDR3 384 MB x40 (HMC) z korekcją błędów ECC
  • Programowy kontroler pamięci (SMC) SDRAM DDR3 x64 512 MB
  • Synchroniczna pamięć x16 1 Gb
  • Standardowe porty komunikacyjne
  • Złącze krawędziowe PCIe x4
  • Złącze GbE (Gigabit Ethernet)
  • Wyjście SMA zegara
  • Dwa uniwersalne złącza kart Mezzanine o dużej szybkości (HSMC) (cztery kanały nadajników-odbiorników szeregowych o dużej szybkości dla każdego złącza)
  • Kanał cyfrowego interfejsu szeregowego (SDI) — SMB dla odbioru (RX) i SMB dla nadawania (TX)
  • Kanał współdzielony z HSMA przy użyciu opcji rekonfiguracji rezystorów
  • Przyciski, przełączniki DIP i wskaźniki LED
  • Taktowanie
  • Programowalny generator zegara dla wejścia zegara referencyjnego układu FPGA
  • Oscylator LVDS 125 MHz dla wejścia zegara referencyjnego układu FPGA
  • Układ VCXO LVDS 148,5/148,35 MHz dla wejścia zegara referencyjnego układu FPGA
  • Niesymetryczny oscylator 50 MHz dla wejścia zegara układów FPGA i CPLD MAX® V
  • Niesymetryczny oscylator 100 MHz dla wejścia zegara konfiguracyjnego układu CPLD MAX® V
  • Wejście SMA (LVPECL)
  • Moc
  • Wejście zasilania 14–20 V DC laptopa
  • Złącze krawędziowe PCIe
  • Układ monitorowania systemu
  • Zasilanie (napięcie, natężenie prądu, moc)
  • Mechanical
  • Standardowy rozmiar karty PCIe (10,7 cm × 16,2 cm)
  • Składniki oprogramowania zestawu dla deweloperów układów FPGA Cyclone® V GT (pliki do pobrania z tabeli 2)
  • Przykłady projektów
  • Pętla zwrotna PCIe i projekt referencyjny
  • System testowania płyt (BTS)*
  • Portal aktualizacji płyt (BUP)*
  • Zawiera wbudowany programowy procesor Nios® II i kartę Ethernet
  • Kompletna dokumentacja (zob. tabela 2)
  • W zestawie dla deweloperów układów FPGA Cyclone® V GT uwzględniono roczną subskrypcję na wersję DKE (Development Kit Edition) oprogramowania projektowego Intel® Quartus® Prime (tylko platforma Windows).

Tabela 2. Materiały dodatkowe zestawu dla deweloperów układów FPGA Cyclone® V GT

Dokument Opis Wersja
Podręcznik użytkownika (PDF) zestawu dla deweloperów układów FPGA Cyclone® V GT Informacje dotyczące konfiguracji płyty do opracowywania układów FPGA Cyclone® V GT i zastosowań oprogramowania uwzględnionego w tym zestawie. 1.0
Podręcznik referencyjny (PDF) płyty do opracowywania układów FPGA Cyclone® V GT Szczegółowe informacje o komponentach i interfejsach płyty. 1.0

Instalacja zestawu (exe) (Windows)

Instalacja zestawu (zip) (Linux)

Pełna instalacja wszystkich plików, łącznie z między innymi Podręcznikiem referencyjnym, Podręcznikiem użytkownika, podręcznikiem Szybkie wprowadzenie, wykazem materiałów, układem rozmieszczenia komponentów, schematami, plikiem przykładowego portalu aktualizacji płyt (BUP) lub plikiem przykładowego systemu testowania płyt (BTS). 13.0.0.11
Uwaga:

1. 
Zestaw zawiera licencję na wersję DKE (Development Kit Edition) oprogramowania projektowego Quartus® Prime (tylko platforma Windows). Ta licencja uprawnia do korzystania przez rok z większości funkcji dostępnych w wersji Subscription Edition (z wyjątkiem pakietu podstawowego komponentów IP).