Zestaw dla deweloperów układów FPGA Intel® MAX® 10

Zastosowania tej płyty deweloperskiej są następujące:

• Opracowywanie projektów układów 10M50D z zestawu FPGA F484
  
• Pomiar wydajności konwersji analogowo-cyfrowej bloków w układach FPGA Intel® MAX® 10
• Wydajność interfejsu układów FPGA Intel® MAX® 10 dla pamięci DDR3 przy częstotliwości 300 MHz
• Uruchamianie wbudowanego systemu Linux z wykorzystaniem procesora Nios® II
• Interfejs dla kart podrzędnych i urządzeń peryferyjnych ze złączami zgodnymi ze standardami HSMC i Digilent Pmod*
• Pomiar zasilania układów FPGA (V_{CC_CORE} i V_{CC_IO}) przy użyciu graficznego interfejsu użytkownika (GUI) monitora zasilania
• Ponowne użycie płyty z obwodami drukowanymi (PCB) i schematu zestawu jako modelu do projektu użytkownika

Uwaga:

Nabywca deklaruje, że jest deweloperem produktów, deweloperem oprogramowania lub integratorem systemów i przyjmuje do wiadomości, że ten produkt jest zestawem testowym bez autoryzacji komisji FCC, udostępnianym wyłącznie do celów związanych z oceną i opracowaniem oprogramowania, bez prawa do odsprzedaży.

Zawartość zestawu dla deweloperów

Zestaw dla deweloperów Intel® MAX® 10 FPGA Development Kit zawiera następujące elementy:

• Płyta projektowa układu FPGA Intel® MAX® 10 z certyfikatem CE
  
• Polecane urządzenia
• Układ FPGA Intel® MAX® 10 (10M50D, podwójne zasilanie, pakiet F484)
• Synchroniczny konwerter Intel® Enpirion® EN2342QI 4A sterowany napięciem, obniżający napięcie, z wzbudnikiem
• Konwertery DC-DC Intel® Enpirion® EN6337QA 3A o dużej efektywności, obniżające napięcie, z wzbudnikiem
• Konwertery DC-DC Intel® Enpirion® EP5358xUI 600 mA, obniżające napięcie, z wzbudnikiem
• Układ CPLD MAX® II — EPM1270M256C4N (wbudowany przewód Intel® FPGA Download Cable II)
• Programowanie i konfiguracja
• Wbudowany interfejs Intel® FPGA Download Cable II (JTAG)
• Opcjonalny bezpośredni interfejs JTAG ze złączem 10-pinowym
• Urządzenia pamięci
• Programowy kontroler pamięci SDRAM DDR3 64Mx16 1 GB
• Programowy kontroler pamięci SDRAM DDR3 128Mx8 1 GB
• Pamięć flash poczwórnego szeregowego interfejsu urządzeń peryferyjnych (QSPI) 512 MB
• Porty komunikacyjne
• Dwa złącza RJ-45 GbE (Gigabit Ethernet)
• Złącze mini USB 2.0 UART
• Jedno wyjście wideo HDMI
• Uniwersalne złącze HSMC (zob. karty rozszerzeń HSMC)
• Dwa 12-pinowe złącza zgodne ze standardem Digilent Pmod* (zob. karty rozszerzeń zgodne ze standardem Pmod*)
• Analogowe
• Dwa wejścia SMA przetworników analogowo-cyfrowych (ADC) układu FPGA Intel® MAX® 10
• Złącze 2x10 przetworników analogowo-cyfrowych (ADC)
• Wejście potencjometru przetworników analogowo-cyfrowych (ADC)
• Zewnętrzne 16-bitowe urządzenia przetwornika cyfrowo-analogowego (DAC) z wyjściem SMA
• Taktowanie
• Źródło zegara zewnętrznego oscylatora z wyjściem niesymetrycznym 25 MHz
• Generator zegara Silicon Labs z graficznym interfejsem użytkownika (GUI) do programowania częstotliwości
• Przełączniki, przyciski, zworki i wskaźniki stanu
• Przewód mini USB dla wbudowanego przewodu Intel® FPGA Download Cable II
• Zasilacz 2 A i przewód
• Darmowe oprogramowanie projektowe Intel® Quartus® Prime Lite (oprogramowanie i licencję można pobrać z witryny internetowej)
• Kompleta dokumentacja
• Podręcznik użytkownika, wykazy materiałów, schemat i pliki płyt

Łącza do stron o podobnej tematyce

• Filmy szkoleniowe związane z układami FPGA Intel® MAX® 10
  
• Sklep z projektami — projekty referencyjne z układami FPGA Intel® MAX® 10
• Dokumentacja układów FPGA Intel® MAX® 10
• Szkolenie online:
• Podstawy programowania układów logicznych
• Oprogramowanie Intel® Quartus® Prime: Foundation (Standard Edition)
• Oprogramowanie Intel® Quartus® Prime: Foundation (Pro Edition)
• Samouczek interaktywny oprogramowania Intel® Quartus®