Zestaw dla deweloperów Stratix® V DSP Development Kit

Możliwe zastosowania zestawu dla deweloperów:

• Opracowywanie i testowanie projektów PCI Express* (PCIe) z dużą szybkością transmisji danych aż do Gen3 z wykorzystaniem płyty programowej zgodnej z kartami PCIe o krótkim standardzie konstrukcji.
• Opracowywanie i testowanie podsystemów pamięci dla pamięci DDR3 lub QDR II.
• Korzystanie ze złączy dla kart Mezzanine o dużej szybkości (HSMC) do łączenia się z jednym z ponad 35 różnych kard HSMC dostarczanych przez zatwierdzone firmy, które obsługują między innymi protokoły, takie jak Serial RapidIO®, Ethernet 10 Gb/s, SONET, CPRI, OBSAI.

Zawartość zestawu dla deweloperów

Zestaw dla deweloperów DSP Development Kit, Stratix® V Edition zawiera następujące elementy:

• Płyta programowa Stratix V GS FPGA Development Board
• Polecane urządzenia:
  
• FPGA Stratix® V GS: 5SGSMD5K2F40C2N
  
• Elementy konfiguracji, statusu i ustawień
  
• JTAG
  
• Wbudowany przewód USB-BlasterTM II
  
• Konfiguracja szybkich pasywnych urządzeń równoległych (FPP) przy użyciu urządzenia MAX® V i pamięci flash
  
• Przycisk resetowania konfiguracji
  
• Przycisk resetowania procesora
  
• Dwa przyciski konfiguracji
• Zegary
• Programowalne oscylatory 50 MHz i 125 MHz
  
• Wejście SMA (LVPECL)
  

• Wejście i wyjście użytkownika ogólnego przeznaczenia
• Ethernet PHY 10/100/1000 Mb/s (SGMII) ze złączem (miedzianym) RJ-45
  
• Znakowy wyświetlacz LCD (16 × 2)
  
• Jeden 8-pozycyjny przełącznik DIP (dual in-line package)
  
• Szesnaście diod LED użytkownika
  
• Trzy przyciski użytkownika
  

• Urządzenia pamięci
• Pamięć SDRAM DDR3 (1152 MB, × 72 bity szerokości)
• QDR II+ SRAM (4,5 MB, 2 Mb × 18 bitów szerokości)
  
• Kompatybilność z przestrzenią zajmowaną przez QDR II 4 Mb × 18 bitów szerokości
• RLDRAM II (72-Mbajt CIO RLDRAM II z 18-bitową magistralą danych)

• Komponent i interfejsy
• Złącze krawędziowe PCIe x 8
  
• Dwa złącza HSMC
  
• SMB dla wejścia i wyjścia cyfrowego interfejsu szeregowego (SDI)
  
• Moduł optyczny QSFP
  
• Ethernet PHY 10/100/1000 Mb/s (SGMII) ze złączem (miedzianym) RJ-45
  

• Moc
• Wejście DC laptopa
  
• Złącze krawędziowe PCIe
  
• Serwer sieciowy procesora Nios® II i zdalna aktualizacja systemu
  

• Karty z pętlą zwrotną i karty HSMC do debugowania
• Zasilacz i przewody
  
• Oprogramowanie w zestawie dla deweloperów Stratix® V GS FPGA Development Kit
  
• Kompleta dokumentacja
  
• Podręcznik użytkownika
  
• Podręcznik referencyjny
  
• Schemat płyty i pliki projektów rozmieszczenia elementów

• System testowania płyt (BTS) z graficznym interfejsem użytkownika (GUI)
• Zawiera kompletne projekty oprogramowania projektowego Intel® Quartus® Prime z warstwą RTL Open Source
  

• Portal do aktualizacji płyt
• Zawiera kompletne projekty oprogramowania projektowego Intel® Quartus® Prime z warstwą RTL Open Source
  

• Oprogramowanie projektowe Intel® Quartus® Prime w wersji DKE (Development Kit Edition)
• Roczna licencja na korzystanie z pełnej wersji oprogramowania projektowego Intel® Quartus® Prime