Zestaw dla deweloperów Stratix® V GT Transceiver Signal Integrity Development Kit

Zestaw dla deweloperów Stratix® V GT Transceiver Signal Integrity (SI) Development Kit zapewnia platformę do testowania zgodności elektrycznej i analizy interoperacyjności. Dostęp do wielu kanałów umożliwia analizę w warunkach rzeczywistych, tak, jak zaimplementowano w systemie z kanałami nadajnika-odbiornika poprzez złącza SMA i popularne złącza bazowe.

Zestaw dla deweloperów Stratix® V GT Transceiver Signal Integrity Development Kit

Możliwe zastosowanie zestawu dla deweloperów:

  • Ocena wydajności łącza nadajnika-odbiornika nawet do 25,7 Gb/s
  • Generowanie i sprawdzanie pseudolosowych sekwencji binarnych (PRBS) przy użyciu łatwego w obsłudze graficznego interfejsu użytkowania (GUI) (nie wymaga oprogramowania projektowego Intel® Quartus® Prime)
  • Uzyskiwanie dostępu do zaawansowanej korekcji w celu precyzyjnego dostrajania ustawień łącza dla optymalnego współczynnika błędów bitowych (BER)
  • Analiza fluktuacji
  • Weryfikacja interoperacyjności dołączania nośników fizycznych (PMA) z układami FPGA Stratix® V GT dla wybranych protokołów, takich jak CEI-25/28G, CEI-11G, PCI Express* (PCIe) Gen 3.0, 10GBASE-KR, 10 Gigabit Ethernet, XAUI, CEI-6G, Serial RapidIO®, HD-SDI i innych.
  • Wykorzystanie wbudowanych złączy z dużą prędkością bazową do oceny niestandardowej wydajności płaszczyzny bazowej i łącza BER

Tabela 1. Informacje dotyczące zamawiania zestawu dla deweloperów Transceiver Signal Integrity Development Kit, Stratix® V GT Edition

Kod zamówienia Cena Informacje o składaniu zamówień 
DK-SI-5SGTMC7N
12 995 USD -3 klasa prędkości nadajnika-odbiornika (szybkość transmisji danych GT do 25,7 Gb/s)
W Ameryce Północnej zadzwoń na numer 1-888-800-0631 lub skontaktuj się z lokalnym dystrybutorem.
Aby uzyskać informacje dotyczące sprzedaży międzynarodowej, skontaktuj się z lokalnym dystrybutorem.

Uwaga:

Nabywca deklaruje, że jest deweloperem produktów, deweloperem oprogramowania lub integratorem systemów, i przyjmuje do wiadomości, że ten produkt jest zestawem testowym bez autoryzacji komisji FCC, udostępnianym wyłącznie do celów związanych z ewaluacją i opracowaniem oprogramowania, bez prawa do odsprzedaży.

Zawartość zestawu dla deweloperów

Zestaw dla deweloperów Transceiver SI Development Kit, Stratix® V GT Edition ma następujące cechy:

  • Płyta programowa Stratix® V GT Development Board
  • Polecane urządzenia
  • 5SGTMC7K3F40C2N
  • Status konfiguracji i elementy ustawień
  • JTAG
  • Wbudowany USB-BlasterTM
  • Konfiguracja szybkich pasywnych urządzeń równoległych (FPP) przy użyciu urządzenia MAX® II i pamięci flash
  • Przechowywanie dwóch plików konfiguracyjnych
  • Obwód pomiaru temperatury (temperatura matrycy i temperatury otoczenia)
  • Zegary
  • 50 MHz, 125 MHz, oscylatory programowalne (wartości wstępne: 624 MHz, 644,5 MHz, 706,25 MHz i 875 MHz)
  • Złącza SMA do doprowadzania zewnętrznego zegara różnicowego do zegara referencyjnego nadajnika-odbiornika
  • Złącza SMA do doprowadzenia zewnętrznego zegara różnicowego do struktury FPGA
  • Złącza SMA do wyprowadzenia zegara różnicowego z pinów wyjściowych pętli PLL (phase-locked loop) układu FPGA.
  • Wejście/wyjście użytkownika ogólnego przeznaczenia
  • Ethernet PHY 10/100/1000 Mb/s (RGMII) ze złączem (miedzianym) RJ-45
  • Znakowy wyświetlacz LCD (16 × 2)
  • Jeden 8-pozycyjny przełącznik dipswitch
  • Osiem diod LED użytkownika
  • Cztery przyciski użytkownika
  • Urządzenia pamięci
  • 128-megabajtowa (MB) pamięć sync flash (głównie do przechowywania konfiguracji FPGA)
  • Szybkie interfejsy szeregowe
  • Cztery kanały nadajnika-odbiornika GTB (28,05 Gb/s) z pełnym dupleksem, wyprowadzone na złącza MMPX.
  • Siedem kanałów nadajnika-odbiornika GXB (12,5 Gb/s) z pełnym dupleksem, wyprowadzone na złącza SMA
  • Krótka trasa poprowadzona na mikropasku
  • Sześć kanałów liniowych ze wszystkimi długościami tras dopasowywanymi do kanałów
  • 21 kanałów nadajnika-odbiornika GXB z pełnym dupleksem, wyprowadzone na złącze bazowe
  • Siedem kanałów do złącza Molex® Impact®
  • Siedem kanałów do złącza Amphenol® XCede®
  • Siedem kanałów do złącza Tyco Strada® Whisper® (złącze nie jest wypełnione)
  • Moc
  • Wejście DC laptopa
  • Marginesowanie napięcia
  • Oprogramowanie w zestawie dla deweloperów Stratix® V GT Transceiver SI Development Kit
  • Kompletny pakiet projektowy Intel® FPGA (do pobrania z centrum pobierania Intel® FPGA)
  • Oprogramowanie projektowe Intel® Quartus® Prime obsługuje układy FPGA Stratix® V
  • Dołączona roczna licencja
  • Pakiet Nios® II Embedded Design Suite
  • Biblioteka własności intelektualnej MegaCore® (IP) zawiera rdzenie IP kontrolerów PCIe, sieci Ethernet potrójnej prędkości, szeregowego interfejsu cyfrowego (SDI) oraz wysokowydajnych kontrolerów DDR3 SDRAM MegaCore.
  • Ocena IP dostępna w OpenCore Plus
  • Portal do aktualizacji płyt
  • Zawiera serwer sieciowy Nios II i umożliwia zdalną aktualizację systemu
  • System testowania płyt (BTS) z graficznym interfejsem użytkownika (GUI)
  • Interfejsy do komputera przy użyciu JTAG
  • ustawienia PMA kontrolowane przez użytkownika (preemfaza, korekta itp.)
  • Wskaźniki stanu (błędy, BER itp.)
  • Kompleta dokumentacja
  • Podręcznik użytkownika
  • Podręcznik referencyjny
  • Schemat płyty i pliki projektów rozmieszczenia elementów

Tabela 2. Dodatkowe materiały dla zestawu dla deweloperów Transceiver Development Kit, Stratix® V GT Edition

Dokument

Opis

Wersja

Podręcznik użytkownika zestawu dla deweloperów Transceiver Signal Integrity Development Kit, Stratix® V GT Edition (PDF)

Informacje o konfiguracji zestawu dla deweloperów Transceiver SI Development Kit i wykorzystania oprogramowania uwzględnionego w tym zestawie.

1,1

Podręcznik referencyjny zestawu dla deweloperów Transceiver Signal Integrity Development Kit, Stratix® V GT Edition (PDF)

Szczegółowe informacje o komponentach i interfejsach płyty.

1,1

Pliki zestawu (zip)

Pakiet zip wszystkich plików zawartych w zestawie dla deweloperów, w tym podręcznik referencyjny, podręcznik użytkownika, skrócona instrukcja obsługi, wykaz materiałów, układ rozmieszczenia elementów, opis płyty z obwodami drukowanymi (PCB), schematy, przykładowy plik portalu do aktualizacji płyt itp.

12.1.1.0