Oprogramowanie Intel® Quartus® Prime

Wysokowydajne intuicyjne środowisko projektowe.

Skrócona instrukcja obsługi oprogramowania Intel® Quartus® Prime Pro Edition

Intel® Quartus® Prime Pro Edition — pierwsze kroki

Pobierz broszurę dotyczącą oprogramowania Intel® Quartus® Prime

Oprogramowanie Intel® Quartus® Prime

Obsługa urządzeń Intel® Agilex™

Oprogramowanie Intel® Quartus® Prime Pro Edition w wersji 22.4 obsługuje rodzinę urządzeń Intel® Agilex™. Intel® Agilex™ FPGA urządzenia wykorzystują technologię heterogenicznych rozwiązań 3D System-in-Package (SiP), aby zintegrować pierwszą strukturę FPGA firmy Intel opartą na technologii 10 nm SuperFin. Wykorzystanie tej zaawansowanej technologii procesu oraz architektury Intel® Hyperflex™ FPGA drugiej generacji umożliwia tym FPGAs dostarczenie około 2 razy lepszej wydajności struktury na wat1 w porównaniu z ofertą konkurencji w zakresie FPGA 7 nm. W przypadku aplikacji wymagających wbudowanych procesorów Intel® Agilex™ układ SoC FPGAs oferują zintegrowany procesor czterordzeniowy Arm* Cortex-A53.

Świadomość płyty głównej

Dzięki wersji 22.4 Quartus® firma Intel wprowadza świadomość płyty głównej w narzędziu Platform Designer. Dzięki temu procesowi projektant może wybrać płytę główną zdefiniowaną przez użytkownika w programie Quartus, która zawierać będzie szczegóły, takie jak rodzina urządzeń i części urządzenia, ustawienia IP i konfiguracje pinów. Te pliki płyty głównej można również wybrać w programie Platform Designer. Korzystanie z technologii Board Awareness gwarantuje, że konfiguracje projektów mogą być używane ponownie zamiast rozpoczynać się od podstaw za każdym razem i nie tylko przyspieszają proces projektowania, ale także łagodzą błędy w konfiguracjach płyt głównych, IP i pinów.

Wprowadzenie do filmu "Świadomość płyty głównej"

Przepływ tworzenia pliku płyty głównej

Istnieje również przepływ autora płyty do tworzenia plików płyty głównej, które są dostępne w wersji 22.4 oprogramowania Intel Quartus Prime Pro. Funkcja Świadoma płyty głównej zapewnia rozwiązanie do konfiguracji wszystkich funkcji płyty głównej i ustawień wstępnych, w tym szczegółów, takich jak rodzina urządzeń i części urządzenia, w jednym miejscu. W procesie tworzenia płyty użytkownicy mogą tworzyć nowe pliki płyty głównej i wstępnie ustawione pliki IP używane z docelową płytą główną. Te wstępnie ustawione opcje obejmują przypisanie pinów, standardy we/wy, ustawienia IP itp. wstępnie określone ustawienia zostaną automatycznie wyeksportowane za pomocą określonych interfejsów.

Przepływ autora płyty głównej umożliwia eksportowanie wstępnie ustawionych płyty głównej do wykorzystania w platformie Platform Designer.

Świadomość płyty głównej: film autorstwa płyty głównej ›

Przykładowe odkrycie projektu

Przykłady projektowe mają kluczowe znaczenie dla wczesnego rozwoju FPGA. Dzięki wersji 22.4 oprogramowania Intel Quartus® Prime Pro wyszukiwanie przykładowych projektów jest łatwiejsze dzięki design example Discovery. Ten nowy przepływ umożliwia znalezienie przykładów projektowych z różnych repozytoriów, w tym przykładów projektów online ze sklepu Intel Design Store, wstępnie zainstalowanych przykładów projektów dostarczonych w ramach Quartus, a także przykładów projektów pobranych przez użytkownika, które zostały wcześniej zapisane. Odkrycie przykładu projektu jest częścią ekranu startowego firmy Quartus w projekcie Open Example Project. Tutaj użytkownik może przeglądać i filtrować listę przykładów projektów, a także zapoznać się ze szczegółami wybranego przykładu projektu.

Po wybraniu przykładu projektu zostanie on automatycznie pobrany i rozpakowany, aby był gotowy do użycia jako punkt wyjścia dla nowego projektu.

Wprowadzenie do projektu Przykład Discovery Video ›

Ograniczenia timingów związane z RTL, wczesna analiza timingów i infrastruktura projektowej listy sieciowej (beta)

Infrastruktura listy projektowej

Projekt infrastruktury sieci projektowej (DNI) zapewnia oprogramowaniu Intel Quartus Prime Pro ujednoliconą bazę danych, która ma dobrze zrozumiany i łatwy w użyciu model danych, interfejs aplikacji z czystą warstwą informacji z bazy danych, a nareszcie programistyczny i kompleksowy interfejs skryptowy do tej bazy danych. Pierwszą aplikacją zbudowaną na szczycie infrastruktury listy projektowej jest Analizator RTL.

SDC na RTL i wczesna analiza timingów

  • Dotyczy ograniczeń timingów na liście sieci projektów
  • Zapisuj raz, korzystaj wszędzie z metodologii
  • Pozwala na ograniczenia hierarchicznych pinów
  • Może ograniczać piny bez wiedzy o pochodzeniu sygnałów
  • Działa płynnie z ograniczeniami obecnych ograniczeń syntezy i instalatorów SDC
  • Statyczny timing po syntezie zapewnia i wczesne spojrzenie na timing rdzenia i weryfikację ograniczeń
  • Obsługa za pomocą infrastruktury DNI

Analizator RTL

  • Przeglądarka listy sieci WYSIWYG
  • Szybsze wczytywanie konstrukcji
  • Optymalizacja – hity
    • Zoptymalizowana logika wizualizacji
    • Zdolność obsługi ponad 10 milionów rekordów
    • Szybkie filtrowanie, aby skupić się na hierarchii zniechęceń
  • Ujednolicone próby krzyżowe z różnymi widokami projektu
  • Śledzenie połączeń umożliwia użytkownikowi zapoznanie się z logicznymi połączeniami w projektowaniu
  • Program Object Set Console wyświetla wszystkie obecnie wybrane, podświetlone lub kolorowe węzły w przeglądarce schematu

Pokaż więcej Pokaż mniej

Nowe raporty

Oprogramowanie Intel® Quartus® Prime Pro Edition stale rozszerza swój bogaty zestaw raportów z kompilacji. W wersji 22.4 dodano następujące nowe raporty:

  • Dynamiczne raportowanie syntezy

Rewitalizacja okrojonych raportów w locie bez ponownego kompania

  • Raport syntetyzacyjny i syntetyzowany

Zestawienie raportów firmy Verific* na temat programu

  • Niewydajna komunikacja magistrali

Stosowany w celu zmniejszenia rozmiaru raportów i poprawy odczytu

Oprócz nowych i ulepszonych raportów w wielu z nich obsługiwane są próby krzyżowe pomiędzy raportami. Ta stale poszerzanie oferty raportów umożliwia gromadzenie szczegółowych informacji na temat trasowania, przeciążeń, timingów, napięcia, zakresu, nakładu pracy związanego z trasowaniem i wielu innych wskaźników, które szybko zapewnią informacje zwrotne w celu szybkiego zamykania timingu.

Interfejs Tile – chyłka

Interfejs Intel® Quartus® Prime Tile Jest to nowa funkcja, która pomaga szybko umieścić IP komponentu w prawnych lokalizacjach cewki F. Tile Interface Jest to interaktywne narzędzie do planowania podłożenia, które upraszcza prawne umieszczanie IP komponentu na cewkach urządzenia.

Interfejs Tile, Jest wyświetlany układ IP komponentu projektu w widoku hierarchicznego drzewa, obok wizualnej reprezentacji segmentów cewki urządzenia. Następnie można znaleźć potencjalne lokalizacje prawne dla każdego IP w cewce, umieścić IP w lokalizacji i zastosować ograniczenia rozmieszczenia do projektu w celu uzyskania dalszych etapów kompilatora.

Nowe funkcje dostępne w wersji 22.4 interfejsu Tile,, które obejmuje

  • Edytor przypisania cewki
  • Nowy interfejs graficzny (GUI) umożliwiający wejście w proces dynamicznej rekonfiguracji z ip pojedynczej i wielu szybkości
  • Tworzenie grup dynamicznej rekonfiguracji
  • Generuje przypisania i weryfikację
  • Nowy panel grupy rekonfiguracji
  • Wizualizacja każdej grupy rekonfiguracyjnej
  • Zsynchronizowane widoki wyboru
  • Przejrzyj rozmieszczenie wielopoziomowych IP o różnych profilach
  • Wizualizuj rozmieszczenie IP członków grupy DR
  • Interaktywne rozmieszczenie
  • Wielopoziomowe IP honorujące względne ograniczenia
  • Grupy DR zdefiniowane przez użytkownika

Korzystanie z interfejsu Tile Chyłka

Interfejs Tile Chyłka umożliwia fizyczne umieszczenie Intel IP cewki F w lokalizacjach zatwierdzonych przez narzędzie.

Narzędzie do rozmieszczenia kanałów cewki F

Narzędzie do rozmieszczenia kanałów cewki F umożliwia szybkie planowanie rozmieszczenia protokołów i wdrażanie projektów cewki F.

Przepływ projektowy cewki F

Przedstawia przepływ cewki F, w tym generowanie przykładowych projektów, tworzenie modeli symulacyjnych i symulację przykładowych projektów.

Pokaż więcej Pokaż mniej

Więcej funkcji

Funkcje kompilatora

  • Zwiększono maksymalną liczbę rdzeni procesora, z których kompilator może korzystać, do 24 rdzeni.
  • Dodano obsługę instrukcji wymuszania w kodzie HDL.
  • Dodano obsługę odniesienia między modułami (XMR) w kodzie HDL.

Funkcje i ulepszenia debuggera konfiguracji

  • Dodatkowa zdolność monitorowania napięcia dostępnych kanałów zewnętrznych i wewnętrznych zasilaczy urządzeń opartych na SDM.
  • Dodatkowa zdolność do monitorowania temperatury struktury rdzenia, kanałów HSSI i bloków UIB urządzeń opartych na SDM.
  • Dodano możliwość analizowania plików programowania (.sof, .pmsf, .rbf, .jic, .rpd i .pof)
  • Dodano możliwość wysyłania ogólnych poleceń poczty SDM za pomocą ogólnego interfejsu wiersza poleceń.

Zaawansowane funkcje i ulepszenia Analizatora połączeń

  • Zaktualizowana obsługa urządzeń nadawczo-odbiorczych z cewką Intel® Agilex™ F.
  • Dodano niestandardowe modelowanie taktowania w przyszłość i obsługę symulacji.
  • Zaktualizowana obsługa COM/ERL dla standardów Ethernet 106G i 112G CEI.

Funkcje i ulepszenia kalkulatora zasilania i chłodzenia

  • Dodano obsługę hierarchii RTL.
    • Wprowadź informacje o hierarchii i raportuj dane o mocy dla każdego poziomu hierarchii projektu.

Partnerów

Oprogramowanie Questa*-Intel® FPGA Edition

Oprogramowanie Questa*-Intel® FPGA Edition firmy Mentor Graphics (firmy Siemens EDA) jest już dostępne! Questa*-Intel® FPGA Edition to podstawowy silnik symulacji i debugowania rozwiązania weryfikacyjnego Questa, zapewniający najnowszą technologię symulacji FPGA. Program Questa-Intel FPGA Edition ma nawet 2,5-razy większą szybkość dla Verilog i 1,25-krotne przyspieszenie VHDL w stosunku do oprogramowania ModelSim*-Intel® FPGA Edition. Jest to pełna wersja 64-bitowa obsługująca zarówno Windows 10, jak i Linux.

Dokumentacja i pomoc techniczna

Znajdź dokumentację techniczną, filmy i kursy szkoleniowe dotyczące oprogramowania projektowego Intel® Quartus® Prime.

Rozpocząć

Additional Resources

Learn more about how to purchase Intel® FPGA development tools and software.

The specified image does not include the correct rendition: intel.web.128.96

Get the complete suite of Intel® FPGA design tools.

The specified image does not include the correct rendition: intel.web.128.96

This page lists all the online and instructor-led courses currently available.

The specified image does not include the correct rendition: intel.web.128.96

Find local distributors that can help you in purchasing Intel® FPGA Software.

Narzędzia i oprogramowanie do projektowania układów FPGA Intel®

Fundamentalne oprogramowanie i narzędzia do symulacji

Projektowanie wysokiego poziomu

Projektowanie rozwiązań wbudowanych

Porównaj produkty

Informacje o produktach i wydajności

1

Wydajność różni się w zależności od użytkowania, konfiguracji i innych czynników. Dowiedz się więcej na stronie www.Intel.com/PerformanceIndex​.

Wyniki oparte są na testach z dni wskazanych w konfiguracjach i mogą nie uwzględniać wszystkich publicznie dostępnych aktualizacji. Szczegóły dotyczące konfiguracji można znaleźć w kopii zapasowej. Żaden produkt ani komponent nie jest całkowicie bezpieczny.

Rzeczywiste koszty i wyniki mogą się różnić.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.