Własność intelektualna Intel® FPGA

Oferta własności intelektualnej (IP) układów FPGA Intel® obejmuje szeroką gamę aplikacji z unikalnym połączeniem programowych i wzmocnionych rdzeni IP, a także projekty referencyjne. Nasi partnerzy IP współtworzą (za pośrednictwem programu Intel® Partner Alliance) tę ofertę i zapewniają alternatywne rozwiązania.

Własność intelektualna Intel® FPGA

Maksymalna wydajność i produktywność dzięki ofercie IP firmy Intel i partnerów

Oferta własności intelektualnej (IP) układów FPGA Intel® obejmuje unikalne połączenie programowych i wzmocnionych rdzeni IP, a także projekty referencyjne, wspomagające wydajność aplikacji i strategie dotyczące IP. Ponadto nasz prosty wybór zestawów dla deweloperów zapewnia swobodę testowania wielu rodzajów platform przy użyciu jednej płyty głównej.

Firma Intel uprościła również proces oceny IP dzięki wprowadzeniu nieskomplikowanej funkcji licencjonowania Intel® FPGA IP Evaluation Mode. Dodatkowo firma Intel zapewnia dynamicznie generowane przykłady projektów, które wykorzystują niestandardową konfigurację IP klienta, aby stworzyć niekonwencjonalną platformę do testowania sprzętu i tym samym umożliwić weryfikację funkcjonalności i wydajności na sprzęcie. Wszystkie te funkcje są dostępne na wyciągnięcie ręki. Wystarczy pobrać oprogramowanie projektowe Intel® Quartus® Prime.

Co nowego w wersji 21.1 oprogramowania projektowego Intel® Quartus® Prime

PCI Express

  • MCDMA IP na cewce P z funkcjami SR-IOV (FPGA Intel® Stratix® 10 DX / FPGA Intel® Agilex™).
  • Rozszerzenie możliwości IP streamowania Avalon® na cewce R.
  • Różne konfiguracje portu głównego / punktu końcowego / obejścia warstw transakcji.
  • Tryb PIPE cewki R (interfejs Phy dla PCI Express).
  • Rozszerzenie możliwości IP streamowania Avalon® na cewce F.
  • Różne konfiguracje portu głównego / punktu końcowego / obejścia warstw transakcji.
  • Do każdej z dodatkowych możliwości IP na cewce R/F wymagana jest specjalna licencja (INI). Podręcznik użytkownika jest zamieszczony w Bibliotece technicznej układów SoC i FPGA Intel® Agilex™.

Protokół Interlaken

  • Rozszerzenie możliwości na cewce F: dwie konfiguracje: 8 × 12,5 Gb/s (NRZ); 6 × 53 Gb/s (PAM4).

JESD

  • Obsługa JESD204C i JESD204C.1 w symulacjach i testach zgodności.
  • Dodano obsługę modelu tłumienia odbić w urządzeniu 2-portowym.

Nadajniki–odbiorniki

  • Cewka F: udoskonalona obsługa nadajnika-odbiornika ogólnego przeznaczenia (FGT) i nadajnika-odbiornika o dużej szybkości (FHT), w tym nowy interfejs GUI i obsługa najnowszych modeli urządzeń.
  • Zwiększenie wydajności dzięki bibliotece Intel® Math Kernel Library (MKL) i obsłudze wielordzeniowych procesorów.

CPRI

  • Obsługa szybkości transmisji danych: 2.4576G, 4.9152 G, 9.8304G, 10.1376G, 24.33024G na cewce E układu FPGA Intel® Agilex™ w zakresie SCTH (symulacja, domknięcie timingu, kompilacja, walidacja H/w).
  • Obsługa szybkości transmisji danych: 4.9152G, 10.1376G, 12.1651G i 24.3302G na cewce F układu FPGA Intel® Agilex™ w zakresie SCTH (symulacja, domknięcie timingu, kompilacja, walidacja H/w).

ORAN

  • Obsługa SCT w wersji 3.0 na cewce E i F układu FPGA Intel® Agilex™.

Ethernet

  • Rozszerzanie możliwości IP kompleksowej sieci Ethernet na cewce F.