Rdzeń układu FPGA Intel® IP FFT

Rdzeń własności intelektualnej (IP) układu FPGA Intel® do szybkiej transformacji Fouriera (FFT) to wysokowydajny i szeroko parametryzowalny procesor FFT. Funkcja FFT wykorzystuje algorytm FFT z decymacją w częstotliwości (DIF) radix-2/4 do transformacji długości 2m, gdzie 6 ≤ m ≤ 14, wewnętrznie wykorzystując architekturę blokową zmiennoprzecinkową, aby zmaksymalizować zakres dynamiki sygnału w obliczeniach transformacji.

Przeczytaj podręcznik użytkownika dotyczący rdzenia IP FFT ›

Rdzeń układu FPGA Intel® IP FFT

Co nowego w wersji 18.1:

Rdzeń układu FPGA Intel® IP FFT akceptuje jako dane wejściowe złożony wektor danych długości N (w formacie uzupełniającym wersji drugiej) i wyprowadza złożony wektor domeny transformacji w naturalnej kolejności. Łączny wykładnik bloku zostaje wyprowadzony, aby wskazać wszelkie skalowanie danych dokonane podczas transformacji. Ma to na celu zachowanie precyzji i maksymalizację wewnętrznego stosunku sygnału do szumu. Kierunek transformacji można określić dla każdego bloku z osobna za pośrednictwem portu wejściowego.

Cechy

Rdzeń układu FPGA Intel® IP FFT dysponuje następującymi opcjami:

  • Implementacja radix-4 i mieszanego radix-2/4
  • Zmienna długość transformacji
  • Architektura blokowa zmiennoprzecinkowa — maksymalizuje zakres dynamiki sygnału wewnętrznego
  • Wykorzystanie pamięci wewnętrznej

Ponadto rdzeń układu FPGA Intel® IP FFT:

  • Został zoptymalizowany pod kątem wykorzystania bloków przetwarzania sygnałów cyfrowych (DSP) i architektury pamięci TriMatrix
  • Wykorzystuje wbudowane mnożniki
  • Dysponuje modelami symulacji funkcjonalnej własności intelektualnej (IP) do wykorzystania w symulatorach VHDL i Verilog HDL obsługiwanych przez układy Intel® FPGA