Układ FPGA Intel® IP interfejsu PHY 10GBASE-R
Rdzeń Intel® FPGA Intellectual Property (IP) 10GBASE-R PHY umożliwia łączność bezpośrednio z dowolnym modułem optycznym XFP lub SFP+ albo urządzeniem zewnętrznym z interfejsami XFI lub SFI.
Podręcznik użytkownika rdzenia PHY nadajnika-odbiornika L-Tile i H-Tile układu Intel® Stratix® 10 ›
Podręcznik użytkownika rdzenia PHY nadajnika-odbiornika układu Intel® Arria® 10 ›
Podręcznik użytkownika rdzenia PHY nadajnika-odbiornika układu Intel® Cyclone® 10 ›
Podręcznik użytkownika rdzenia IP PHY nadajnika-odbiornik z serii V ›
Podręcznik użytkownika funkcji MegaCore MAC Ethernet 10 Gb/s ›
Układ FPGA Intel® IP interfejsu PHY 10GBASE-R
Rdzenia PHY IP można używać w połączeniu z rdzeniem Intel® FPGA IP warstwy MAC Ethernet 10G lub opracowanym przez klienta układem MAC Ethernet za pośrednictwem standardowego interfejsu XGMII działającego z szybkością 156,25 Mb/s.
Ten rdzeń PHY IP jest udostępniany w ramach funkcji nadajnika-odbiornika układów FPGA Intel®.
Cechy
- Warstwa PHY składająca się z fizycznej warstwy podrzędnej kodowania (PCS) 10GBASE-R, warstwy mocowania nośnika fizycznego (PMA) 10,3125 Gb/s i funkcji zarządzania warstwą PHY.
- Bezpośredni interfejs z funkcją MAC 10 GbE zapewniający kompletne rozwiązanie w pojedynczym mikroukładzie
- Warstwa PHY jest zintegrowana w module półprzewodnikowym układów FPGA Intel® Arria® 10, Stratix® V i Arria® V GZ z szeregowymi nadajnikami-odbiornikami 10,3125 Gb/s. Dostępna jest też programowa warstwa PCS 10GBASE-R w układach FPGA Stratix® IV GT i Arria® V (GT i ST).
- Bezpośrednie połączenie szeregowe 10,3125 Gb/s dla interfejsu mikroukładów (chip-to-chip), komponentów optycznych (chip-to-optical), warstwy PHY (chip-to-PHY) i aplikacji z płytą montażową.
- Obsługa dynamicznych częściowo rekonfigurowalnych wejść/wyjść (DPRIO) nadajników-odbiorników umożliwiająca dostosowanie do różnych charakterystyk kanału 10GBASE-R i urządzeń w systemach po ich uruchomieniu
- Implementacja standardowych funkcji PHY 10GBASE-R Ethernet, takich jak kodowanie lub dekodowanie 64b/66b, szyfrowanie/odszyfrowywanie, dopasowywanie szybkości odbiornika w celu kompensacji częstotliwości zegara, przełączanie 66b/16b oraz serializacja lub deserializacja danych dla linii 10,3125 Gb/s.
- Detekcja stanu usterek łącza odbiornika
- Lokalna szeregowa pętla zwrotna z nadajnika do odbiornika służąca do testowania szeregowego nadajnika-odbiornika
- Opcja IEEE 1588 v2 zapewniająca wysoką precyzję i dokładność sygnatur czasowych
- Wewnętrzne interfejsy systemu o dużej wydajności
- Streamowanie Intel® FPGA Avalon® (Avalon®-ST) przy użyciu interfejsu XGMII SDR (Single Data Rate) przesyłającego dane w trybie 72 bitów z szybkością 156,25 Mb/s
- Technologia Intel® FPGA Avalon® Memory-Mapped (Avalon®-MM) umożliwiająca 32-bitowe zarządzanie modułami podrzędnymi
- Zgodność ze standardem IEEE 802.3 10GbE (klauzulami 46, 49 i 51)
- Certyfikaty MAC i PCS Ethernet 10 Gb/s uzyskane w testach walidacyjnych przeprowadzonych przez laboratorium UNH-IOL (New Hampshire Interoperability Lab)
Metryki jakości rdzeni IP
Podstawy |
|
|---|---|
Rok pierwszego wydania rdzenia IP |
2015 |
Pierwsza wersja obsługiwanego oprogramowania Intel Quartus Prime |
16.1 |
Kody zamówienia |
IP-10GMRPHY: Intel Arria 10 IP-10GBASERPCS: Cyclone z serii V IP-10GMRPHY: Intel Cyclone 10 IP-10GETHMAC: 10 Gb/s Ethernet MAC MegaCore |
Status |
Produkcja |
Dostarczane materiały |
|
Klient otrzymuje następujące materiały: Plik projektowy (zaszyfrowany kod źródłowy lub lista netlist po syntezie) Model symulacji dla oprogramowania ModelSim* Intel® FPGA Edition Ograniczenia dotyczące czasu lub układu Dokumentacja z kontrolą wersji Plik Readme |
Y |
Dodatkowe materiały dostarczane klientowi razem z rdzeniem IP |
|
Graficzny interfejs użytkownika (GUI) do parametryzacji umożliwiający konfigurowanie rdzenia IP |
Y |
Rdzeń IP obsługuje tryb Intel® FPGA IP Evaluation Mode |
Y |
Język źródłowy |
Verilog |
Język modułu testowego |
|
Dostępne oprogramowanie sterowników |
N |
System operacyjny obsługiwany przez sterownik |
|
Wdrożenie |
|
Interfejs użytkownika |
XGMII Single Data Rate / GMII / GMII 16 bitów (ścieżka danych), Avalon®-MM (zarządzanie) |
Metadane IP-XACT |
N |
Weryfikacja |
|
Obsługiwane symulatory |
Mentor Graphics*, Synopsys*, Cadence* |
Zweryfikowany sprzęt |
Intel Stratix 10, Intel Arria 10 |
Przeprowadzono testy zgodności ze standardami branżowymi |
Y |
Jeżeli tak, to jakie testy? |
46, 49 i 51 |
Jeżeli tak, to na jakich urządzeniach Intel® FPGA? |
|
Jeżeli tak, to kiedy przeprowadzono? |
|
Jeżeli nie, to czy jest to zaplanowane? |
N |
Współpraca komponentów |
|
Przeprowadzono testy współdziałania rdzenia IP |
N |
Jeżeli tak, to na jakich urządzeniach Intel® FPGA? |
|
Dostępne raporty dotyczące współdziałania |
N |
Łącza do stron o podobnej tematyce
Dokumentacja
- Podręcznik użytkownika rdzenia PHY nadajnika-odbiornika z blokiem L-Tile i H-Tile układu Intel® Stratix® 10
- Podręcznik użytkownika rdzenia PHY nadajnika-odbiornika układu Intel® Arria® 10
- Podręcznik użytkownika rdzenia PHY nadajnika-odbiornika Intel® Cyclone® 10 GX
- Podręcznik użytkownika funkcji MegaCore MAC Ethernet 10 Gb/s
- Podręcznik użytkownika rdzenia IP PHY nadajnika-odbiornika z serii V
Płyty deweloperskie
- Zestaw dla deweloperów układów FPGA Intel® Stratix® 10 GX
- Zestaw dla deweloperów do sprawdzania integralności sygnałów nadajników-odbiorników układu Intel® Stratix® 10 GX
- Zestaw dla deweloperów do sprawdzania integralności sygnałów nadajników-odbiorników układu Intel® Arria® 10 GX
- Zestaw deweloperski Intel® Arria® 10 GX FPGA
Dodatkowe zasoby
Znajdź IP
Znajdź odpowiedni rdzeń własności intelektualnej Intel® FPGA, który spełni Twoje potrzeby.
Pomoc techniczna
Aby uzyskać pomoc techniczną dotyczącą tego rdzenia IP, odwiedź stronę Zasoby pomocy technicznej lub Program uprzywilejowanej pomocy Intel® Premier Support. Możesz również poszukać powiązanych tematów dotyczących tej funkcji w Centrum wiedzy i na stronie Społeczności.
Ocena i zakup IP
Tryb oceny i informacje dotyczące zakupu rdzeni Intel® FPGA IP.
Projektowanie z wykorzystaniem Intel® FPGA IP
Dowiedz się więcej o projektowaniu z wykorzystaniem Intel® FPGA IP, czyli szerokiej gamy gotowych rdzeni zoptymalizowanych pod kątem układów Intel® FPGA.
IP Base Suite
Darmowe licencje dla rdzenia Intel® FPGA IP z aktywną licencją na oprogramowanie Intel® Quartus® Prime Standard lub Pro Edition.
Samodzielnie przetestowane
Firma Intel przyznaje certyfikaty rozwiązania przetestowanego pod kątem współpracy komponentów lub przetestowanego samodzielnie zweryfikowanym rdzeniom Intel® FPGA IP lub rdzeniom IP członków sieci rozwiązań do projektowania układów FPGA Intel®.
Rdzenie Intel® FPGA IP naszych partnerów
Przeglądaj katalog rdzeni Intel® FPGA IP naszych partnerów na Intel® Solutions Marketplace.
Przykładowe projekty
Pobierz przykładowe projekty i projekty referencyjne dla urządzeń Intel® FPGA.
Certyfikaty IP
Firma Intel zobowiązuje się do dostarczania rdzeni IP, które bezproblemowo działają z narzędziami Intel® FPGA lub specyfikacjami interfejsu.
Skontaktuj się z działem sprzedaży
Skontaktuj się z działem sprzedaży i naświetl swoje potrzeby związane z projektowaniem produktów i przyspieszeniem układów Intel® FPGA.