Rdzeń Intel® FPGA IP PHY Ethernet 1G/10Gb
Rdzeń Intel® FPGA IP (Intellectual Property) PHY Ethernet 1G/10Gb zapewnia zarówno funkcje standardowej fizycznej warstwy podrzędnej kodowania (PCS), jak i większą szybkość transmisji danych 10G PCS dzięki odpowiedniemu interfejsowi nośników fizycznych (PMA). Standardowa warstwa PCS implementuje protokół 1GbE zdefiniowany w klauzuli 36 standardu IEEE 802.3 2005 i obsługuje automatyczne negocjacje, zgodnie z definicją w klauzuli 37 standardu IEEE 802.3 2005. Warstwa PCS 10G implementuje protokół Ethernet 10G zdefiniowany w standardzie IEEE 802.3 2005.
Przeczytaj podręcznik użytkownika rdzenia IP PHY nadajnika-odbiornika z serii V ›
Przeczytaj podręcznik użytkownika rdzenia PHY nadajnika-odbiornika układu Intel® Arria® 10 ›
Rdzeń Intel® FPGA IP PHY Ethernet 1G/10Gb
Użytkownik może dynamicznie przełączać tryby PCS 1G i 10G, programując ten rdzeń przy użyciu rdzenia IP kontrolera rekonfiguracji nadajników-odbiorników układu Intel® FPGA. Ten rdzeń IP jest przeznaczony dla aplikacji 1G/10GbE, takich jak interfejsy sieciowe dołączanych modułów SFP+ 1G/10GbE Dual Speed lub zewnętrzne urządzenia PHY 1G/10GbE 10GBASE-T obsługujące ekranowane miedziane skrętki CAT 6/7 oraz interfejsy modułów półprzewodnikowych (chip-to-chip).
Cechy
- Zintegrowane interfejsy SGMII / 1000BASE-X / 10GBASE-R (10M-10Gb) Ethernet i PMA.
- Bezpośredni wewnętrzny interfejs warstwy MAC 1G/10GbE (10M-10GbE) układu Intel® FPGA umożliwiający opracowanie kompletnego rozwiązania w pojedynczym czipie.
- Szybkość transmisji danych 1 Gb/s lub 10 Gb/s, wybierana przez użytkownika w czasie wykonania lub wykrywana automatycznie (detekcja równoległa) i rekonfigurowana przez rdzeń IP PHY, albo szybkość transmisji danych 10 Mb/s, 100 Mb/s lub 1000 Mb/s z funkcją negocjacji automatycznej Ethernet.
- Opcje 10Gb, 1G/10GbE i 10M-10GbE (SGMII/1G/10GbE).
- Opcja IEEE 1588 v2.
- Opcja synchronicznej sieci Ethernet (Sync-E).
- Sygnał wyjściowy odzyskiwania zegara i danych (CDR) nadajnika-odbiornika szeregowego udostępniany siatce przełączników FPGA w celu routingu do pętli synchronizacji fazy (PLL) eliminatora fluktuacji Sync-E.
- Oddzielne wejścia zegara referencyjnego PLL nadajnika (TX) i odbiornika (RX) nadajnika-odbiornika szeregowego umożliwiające pętli PLL opcjonalnego zewnętrznego eliminatora fluktuacji Sync-E podawanie skorygowanego sygnału zegara na wejście zegara referencyjnego PLL TX.
- Detekcja stanu usterek łącza odbiornika
- Lokalna szeregowa pętla zwrotna z nadajnika do odbiornika służąca do testowania szeregowego nadajnika-odbiornika
- Wewnętrzne interfejsy systemu o dużej wydajności.
- Interfejsy GMII i SDR (Single Data Rate) XGMII warstwy MAC 1G/10GbE (10M-10GbE), odpowiednio 8 bitów / 125 MHz i 72 bity / 156,25 MHz, do przesyłania danych.
- 32-bitowy interfejs Avalon-MM (Avalon Memory-Mapped) układu Intel® FPGA do zarządzania modułami podrzędnymi.
Status IP
Status |
Produkcja |
Kody zamówienia |
|
Rdzeń Intel® FPGA IP PHY Ethernet 1G/10Gb |
IP-10GBASEKRPHY |
Rdzeń IP PHY nadajnika-odbiornika serii V |
IP-10GMRPHY |
Łącza do stron o podobnej tematyce
Dokumentacja
- Kompletne rozwiązanie PHY 1G/10GbE i 10M-10GbE umożliwiające szybkie rozpoczęcie projektowania.
- Poziom transferu rejestru (RTL) i symulacja funkcjonalna postfit dla symulatorów Verilog HDL i VHDL z komponentami Intel® FPGA.
- Moduł testowy do weryfikacji konfiguracji MAC 1G/10GbE i 10M-10GbE oraz PHY 1G/10GbE i 10M-10GbE, a także projekt przykładowy.
- Konfiguracja i generowanie za pomocą edytora parametrów opartego na graficznym interfejsie użytkownika (GUI).
- Typowe oczekiwane wskaźniki wydajności i wykorzystania zasobów dla tego rdzenia IP podano w podręczniku użytkownika rdzenia IP PHY nadajnika-odbiornika z serii V.
- Informacje o wersji układu Intel® FPGA IP ›
Płyty deweloperskie
Pomoc techniczna związana z urządzeniami
- Konfiguracje od 10M do 1G są obsługiwane przez wszystkie rodziny układów FPGA z nadajnikami-odbiornikami.
- Konfiguracje 1G/10G są obsługiwane przez następujące układy:
- Układy FPGA Intel® Arria® 10 ›
- Układy FPGA Stratix® V ›
- Układy FPGA Arria® V ›
- Układy FPGA Stratix® IV ›
Dodatkowe zasoby
Znajdź IP
Znajdź odpowiedni rdzeń własności intelektualnej Intel® FPGA, który spełni Twoje potrzeby.
Pomoc techniczna
Aby uzyskać pomoc techniczną dotyczącą tego rdzenia IP, odwiedź stronę Zasoby pomocy technicznej lub Program uprzywilejowanej pomocy Intel® Premier Support. Możesz również poszukać powiązanych tematów dotyczących tej funkcji w Centrum wiedzy i na stronie Społeczności.
Ocena i zakup IP
Tryb oceny i informacje dotyczące zakupu rdzeni Intel® FPGA IP.
Projektowanie z wykorzystaniem Intel® FPGA IP
Dowiedz się więcej o projektowaniu z wykorzystaniem Intel® FPGA IP, czyli szerokiej gamy gotowych rdzeni zoptymalizowanych pod kątem układów Intel® FPGA.
IP Base Suite
Darmowe licencje dla rdzenia Intel® FPGA IP z aktywną licencją na oprogramowanie Intel® Quartus® Prime Standard lub Pro Edition.
Samodzielnie przetestowane
Firma Intel przyznaje certyfikaty rozwiązania przetestowanego pod kątem współpracy komponentów lub przetestowanego samodzielnie zweryfikowanym rdzeniom Intel® FPGA IP lub rdzeniom IP członków sieci rozwiązań do projektowania układów FPGA Intel®.
Rdzenie Intel® FPGA IP naszych partnerów
Przeglądaj katalog rdzeni Intel® FPGA IP naszych partnerów na Intel® Solutions Marketplace.
Przykładowe projekty
Pobierz przykładowe projekty i projekty referencyjne dla urządzeń Intel® FPGA.
Certyfikaty IP
Firma Intel zobowiązuje się do dostarczania rdzeni IP, które bezproblemowo działają z narzędziami Intel® FPGA lub specyfikacjami interfejsu.
Skontaktuj się z działem sprzedaży
Skontaktuj się z działem sprzedaży i naświetl swoje potrzeby związane z projektowaniem produktów i przyspieszeniem układów Intel® FPGA.