Rdzeń Intel® FPGA IP CPRI

Interfejs szeregowy CPRI o dużej szybkości

Interfejs szeregowy o dużej szybkości CPRI umożliwia kontrolerom sieciowych urządzeń radiowych (REC) odbieranie danych od zdalnych urządzeń radiowych (RE) i przesyłanie danych do tych urządzeń. Rdzeń Intel® FPGA IP CPRI jest przeznaczony dla aplikacji zdalnych sieci radiowych o dużej wydajności.

Rdzeń Intel® FPGA IP CPRI można skonfigurować jako urządzenie RE lub kontroler REC.

Cechy

  • Zgodność ze specyfikacją interfejsu CPRI (Common Public Radio Interface) w wersji 7.0 (2015-10-09)
  • Obsługa konfiguracji kontrolera urządzeń radiowych (REC) i modułu urządzenia radiowego (RE)
  • Konfigurowalna obsługa automatycznej negocjacji szybkości transmisji bitów linii CPRI przy użyciu wbudowanych nadajników-odbiorników o dużej szybkości układu Intel® FPGA
  • Konfigurowalny wykonawczy programowalny tryb synchronizacji: port hosta lub port agenta w łączu CPRI
  • Deterministyczny pomiar latencji i opóźnienia oraz kalibracja nadajnika (TX) i odbiornika (RX) Uwaga: zgodnie z wymaganiami specyfikacji CPRI R-19, R-20, R-20A, R-21 i R-21A

Wydajność rdzenia Intel® FPGA IP CPRI: obsługa klas szybkości urządzeń i nadajników-odbiorników

Rodzina urządzeń

Szybkość transmisji bitów linii CPRI [Gb/s]

0,6144

1,2288

2,4576

3,072

4,9152

6,1440

8,11008

9,8304

10,1376

12,16512

24,33024

Układ FPGA Intel® Stratix® 10

1

–2/–3

–2/–2

Układ FPGA Intel® Arria® 10

1

–3/–4


1

Układ Stratix® V GT

–3/H3

–2/H2


1

Układ Stratix® V GX

–4/H3

–2/H2

1

Układ Arria® V GZ

–4/H3

–3/H2

1

Układ Arria® V GX

–6/H6

–5/H4

–5/H4

1

Arria® V GT

–5/H3

1

Układ Cyclone® V GT

–7/H5

1

Układ Cyclone® V GX

–8/H7

–7/H6

1

Niższe klasy szybkości urządzeń oznaczają większą szybkość urządzeń. Wpis -x oznacza, że dana rodzina urządzeń i szybkość transmisji bitów linii CPRI obsługuje zarówno branżową klasę szybkości Ix, jak i komercyjną klasę szybkości Cx. W tabeli podano najmniejsze szybkości obsługiwane przez urządzenia / szybkości obsługiwane przez nadajnik-odbiornik.

Metryki jakości rdzeni IP

Podstawy

Rok pierwszego wydania rdzenia IP

2014

Pierwszy rok obsługi oprogramowania Intel® Quartus® Prime

14.0

Status

Produkcja

Dostarczane materiały

Klient otrzymuje następujące materiały:

Plik projektowy (zaszyfrowany kod źródłowy lub lista netlist po syntezie)

Model symulacji dla modelu ModelSim* Intel® FPGA Edition

Ograniczenia dotyczące czasu lub układu

Dokumentacja z kontrolą wersji

Plik Readme

Tak dla wszystkich. Model symulacji jest przeznaczony dla wszystkich wersji oprogramowania ModelSim, a nie tylko wersji Intel® FPGA Edition.

Dodatkowe materiały dostarczane klientowi razem z rdzeniem IP

Kliencki moduł testowy symulacji

Graficzny interfejs użytkownika (GUI) do parametryzacji umożliwiający konfigurowanie rdzenia IP

Tak

Rdzeń IP obsługuje tryb Intel® FPGA IP Evaluation Mode

Nie, ponieważ jest to rdzeń internetowy. Licencja jest wymagana przed instalacją.

Język źródłowy

Verilog

Język modułu testowego

Verilog

Dostępne oprogramowanie sterowników

Nd.

System operacyjny obsługiwany przez sterownik

Nd.

Wdrożenie

Interfejs użytkownika

Zgodnie z podręcznikiem użytkownika

Metadane IP-XACT

Nie

Weryfikacja

Obsługiwane symulatory

Zgodnie z podręcznikiem użytkownika

Zweryfikowany sprzęt

Tak dla wszystkich obsługiwanych urządzeń

Przeprowadzono testy zgodności ze standardami branżowymi

Nd.

Jeżeli tak, to jakie testy?

Nd.

Jeżeli tak, to na jakich urządzeniach Intel® FPGA?

Nd.

Jeżeli tak, to kiedy przeprowadzono?

Nd.

Jeżeli nie, to czy jest to zaplanowane?

Nd.

Współpraca komponentów

Przeprowadzono testy współdziałania rdzenia IP

Nie

Jeżeli tak, to na jakich urządzeniach Intel® FPGA?

-

Dostępne raporty dotyczące współdziałania

-