Protokół F-tile PCIe Hard IP
Sprzętowy rdzeń IP F-Tile układu Intel® obsługuje standard PCIe* 4.0 w trybie punktu końcowego, portu rdzeniowego i obejścia TLP. Obsługuje również interfejsy streamowania Avalon®. F-Tile służy jako element towarzyszący urządzeń Intel® Agilex™.
Element F-Tile jest następcą kafelka P-Tile, który natywnie obsługuje konfiguracje PCIe 3.0 i 4.0.
Protokół F-tile PCIe Hard IP
Zgodność ze standardami i specyfikacjami
- Wersja 4.0 specyfikacji PCIe Base Specification
- Specyfikacja wirtualizacji i współdzielenia operacji we/wy pojedynczego źródła, wersja 1.1
- Usługi translacji adresów, wersja 1.1
- Interfejs PHY dla architektury PCIe, wersji 4.0
- Wirtualne urządzenie we/wy (VIRTIO), wersja 1.0
Cechy
- Zawiera kompletny stos protokołu, w tym transakcje, łącza transmisji danych i warstwy fizyczne wdrożone jako sprzętowy komponent IP.
- Natywnie obsługuje konfiguracje PCIe* 4.0/3.0 z obsługą konfiguracji 1.0/2.0 poprzez down-training linii.
- Obsługa trybów portu rdzeniowego (RP) i punktu końcowego (EP).
- Obsługa trybu TL-Bypass umożliwiającego włączenie funkcji UP-port lub Down-port do pracy z przełącznikami PCI IP opartymi na infrastrukturze.
- Obsługa różnych trybów multilink EP, RP w konfiguracjach o mniejszej szerokości ×8, ×4.
- Obsługuje maksymalny rozmiar obciążenia do 512 bajtów (MPS).
- Obsługuje maksymalny rozmiar żądania odczytu do 4096 bajtów (4 KB)
- Obsługuje pojedynczy kanał wirtualny (VC).
- Obsługa zakresów limitu czasu zakończenia poprzez interfejs limitu czasu zakończenia.
- Operacje atomowe (FetchAdd/Swap/CAS).
- Obsługa różnych trybów taktowania: Common Reflect, Independent Refclks z i bez spektrum Spread (SRIS, SRNS).
- Zaawansowane raportowanie błędów PCIe*.
- Wytwarzanie i sprawdzanie ECRC.
- Ochrona parzystości magistrali danych.
- Obsługuje stany zasilania PCIe D0 i D3.
- Marginesowanie linii w nadajniku-odbiorniku.
- Wykrywanie obecności retimerów.
- Obsługa autonomicznego trybu sprzętowego IP, który pozwala na komunikację sprzętowego IP PCIe z hostem przed zakończeniem konfiguracji układu FPGA i przejściem w tryb użytkownika.
- Konfiguracja rdzenia FPGA poprzez linię PCIe (aktualizacja CVP Init i CVP).
Funkcje wielofunkcyjne i wirtualizacji
- Obsługa protokołu SR-IOV (8 PF, 2 K VF na każdy punkt końcowy).
- Obsługa VirtIO poprzez interfejs przechwytywania konfiguracji.
- Obsługa skalowalnych operacji wejścia/wyjścia i współdzielonej pamięci wirtualnej (SVM) (w przyszłości).
- Usługa kontroli dostępu (ACS).
- Alternatywna interpretacja routing-ID (ARI).
- Reset poziomu funkcji (FLR).
- Obsługa wskazówki przetwarzania TLP (TPH).
- Obsługa usług translacji adresów (ATS).
- Identyfikator przestrzeni adresowej procesu (PasID).
Funkcje interfejsu użytkownika
- Interfejs streamowania Avalon® (Avalon® ST)
- Interfejs pakietu użytkownika z oddzielnym nagłówkiem, danymi i prefiksem.
- Dwusegmentowy interfejs pakietów użytkownika z możliwością obsługi do dwóch TLP w danym cyklu (tylko rdzeń ×16).
- Rozszerzona obsługa znaczników.
- Obsługa znaczników 10-bitowych (maksymalnie 768 znaczników (×16) / 512 znaczników (×8/×4) w danym momencie, dla wszystkich funkcji łącznie).
Uzupełniające rdzenie IP
Funkcje debugowania IP
- Zestaw narzędzi do debugowania łącznie z następującymi funkcjami:
- Informacje o stanie protokołu i linii.
- Podstawowe i zaawansowane możliwości debugowania łącznie z dostępem do rejestru PMA i możliwością oglądania oczu.
Pomoc techniczna dotycząca sterownika
- Sterowniki urządzenia z systemem Linux.
Łącza do stron o podobnej tematyce
Dokumentacja
Pomoc techniczna związana z zestawem urządzeń i sprzętu dla deweloperów
Dodatkowe zasoby
Znajdź IP
Znajdź odpowiedni rdzeń własności intelektualnej Intel® FPGA, który spełni Twoje potrzeby.
Pomoc techniczna
Aby uzyskać pomoc techniczną dotyczącą tego rdzenia IP, odwiedź stronę Zasoby pomocy technicznej lub Program uprzywilejowanej pomocy Intel® Premier Support. Możesz również poszukać powiązanych tematów dotyczących tej funkcji w Centrum wiedzy i na stronie Społeczności.
Ocena i zakup IP
Tryb oceny i informacje dotyczące zakupu rdzeni Intel® FPGA IP.
Projektowanie z wykorzystaniem Intel® FPGA IP
Dowiedz się więcej o projektowaniu z wykorzystaniem Intel® FPGA IP, czyli szerokiej gamy gotowych rdzeni zoptymalizowanych pod kątem układów Intel® FPGA.
IP Base Suite
Darmowe licencje dla rdzenia Intel® FPGA IP z aktywną licencją na oprogramowanie Intel® Quartus® Prime Standard lub Pro Edition.
Samodzielnie przetestowane
Firma Intel przyznaje certyfikaty rozwiązania przetestowanego pod kątem współpracy komponentów lub przetestowanego samodzielnie zweryfikowanym rdzeniom Intel® FPGA IP lub rdzeniom IP członków sieci rozwiązań do projektowania układów FPGA Intel®.
Rdzenie Intel® FPGA IP naszych partnerów
Przeglądaj katalog rdzeni Intel® FPGA IP naszych partnerów na Intel® Solutions Marketplace.
Przykładowe projekty
Pobierz przykładowe projekty i projekty referencyjne dla urządzeń Intel® FPGA.
Certyfikaty IP
Firma Intel zobowiązuje się do dostarczania rdzeni IP, które bezproblemowo działają z narzędziami Intel® FPGA lub specyfikacjami interfejsu.
Skontaktuj się z działem sprzedaży
Skontaktuj się z działem sprzedaży i naświetl swoje potrzeby związane z projektowaniem produktów i przyspieszeniem układów Intel® FPGA.