Sprzętowy rdzeń IP R-Tile PCIe*

Kafelek R-Tile jest elementem towarzyszącym układu FPGA obsługującym konfiguracje PCI* do 5.0 ×16 w trybach punktu końcowego (EP), portu rdzeniowego (RP) i obejścia TLP (Transaction Layer Packet). Konfiguracje PCIe 3.0, 4.0 i 5.0 są obsługiwane natywnie. Kafelek R-Tile obsługuje również do 16 kanałów SerDes poprzez interfejs PHY dla PCIe (PIPE) w wersji 5.1.1 w trybie architektury SerDes.

Cewka R służy jako element towarzyszący urządzenia Intel® Agilex™ z serii I.

Podręcznik użytkownika R-Tile Avalon® Streaming Intel® FPGA IP for PCIe ›

Podręcznik użytkownika z przykładem projektu z użyciem R-Tile Avalon® Streaming Intel® FPGA IP for PCIe ›

Sprzętowy rdzeń IP R-Tile PCIe*

Zgodność ze standardami i specyfikacjami

  • Specyfikacja bazowa PCIe 5.0. Wer. 5.0, 1.0
  • Dane techniczne protokołu PIPE Serdes (tryb SerDes) 5,1
  • Sprzętowy rdzeń IP R-Tile PCIe przeszedł testy zgodności z normą PCI-SIG podczas warsztatów w kwietniu 2022 r. Zapoznaj się z listą integratorów PCI-SIG.

Cechy

  • Zawiera kompletny stos protokołu, w tym transakcje, łącza transmisji danych i warstwy fizyczne wdrożone jako sprzętowy komponent IP.
  • Obsługa trybu PIPE
  • Natywnie obsługuje konfiguracje PCIe* 3.0/4.0/5.0 z obsługą konfiguracji 1.0/2.0 poprzez down-training łącza.
  • Obsługa trybów portu rdzeniowego (RP) i punktu końcowego (EP).
  • Obsługa trybu TL-Bypass umożliwiającego włączenie funkcji UP-port lub Down-port do pracy z przełącznikami PCI IP opartymi na infrastrukturze.
  • Obsługuje różne tryby multilink EP, RP w konfiguracjach o mniejszej szerokości x 8, x 4
  • Obsługuje pojedynczy kanał wirtualny
  • Obsługuje maksymalny rozmiar obciążenia do 512 bajtów (MPS).
  • Obsługuje maksymalny rozmiar żądania odczytu do 4096 bajtów (4 KB)
  • Obsługa różnych trybów taktowania: Common Reflect, Independent Refclks z i bez spektrum Spread (SRIS, SRNS)
  • Zaawansowane raportowanie błędów PCIe*
  • Obsługuje stany zasilania PCIe D0 i D3.
  • Obsługa autonomicznego trybu sprzętowego IP, który pozwala na komunikację sprzętowego IP PCIe z hostem przed zakończeniem konfiguracji układu FPGA i przejściem w tryb użytkownika.
  • Konfiguracja rdzenia FPGA poprzez linię PCIe (aktualizacja CVP Init i CVP).

Funkcje wielofunkcyjne i wirtualizacji

  • Obsługa protokołu SR-IOV (8 PF, 2K VF na każdy punkt końcowy)
  • Obsługa VirtIO poprzez interfejs przechwytywania konfiguracji
  • Skalowane we/wy i obsługa współdzielonej pamięci wirtualnej (SVM) (w przyszłości)
  • Usługa kontroli dostępu (ACS)
  • Alternatywna interpretacja routingu (ARI)
  • Reset poziomu funkcji (FLR)
  • Obsługa wskazówki przetwarzania TLP (TPH)
  • Obsługa usług translacji adresów (ATS)
  • Identyfikator przestrzeni adresowej procesu (PasID)

Funkcje interfejsu użytkownika

  • Interfejs streamowania Avalon® (Avalon® ST)
  • Interfejs pakietu użytkownika z oddzielnym nagłówkiem, danymi i prefiksem.
  • Czterosegmentowy interfejs pakietów użytkownika z możliwością obsługi do czterech TLP w danym cyklu (tylko rdzeń x16).
  • Rozszerzona obsługa znaczników.
  • Obsługa znaczników 10-bitowych (maksymalnie 768 znaczników (×16) / 512 znaczników (×8/×4) w danym momencie, dla wszystkich funkcji łącznie).

Funkcje debugowania IP

  • Zestaw narzędzi do debugowania łącznie z następującymi funkcjami:
  • Informacje o stanie protokołu i linii.
  • Podstawowe i zaawansowane możliwości debugowania łącznie z dostępem do rejestru PMA i możliwością oglądania oczu.

Pomoc techniczna dotycząca sterownika

  • Sterowniki urządzeń z systemem Linux

Status IP

Status zamówienia

Kod zamówienia nie jest wymagany
Wyświetl wszystko Pokaż mniej

Dodatkowe zasoby

Znajdź IP

Znajdź odpowiedni rdzeń własności intelektualnej Intel® FPGA, który spełni Twoje potrzeby.

Pomoc techniczna

Aby uzyskać pomoc techniczną dotyczącą tego rdzenia IP, odwiedź stronę Zasoby pomocy technicznej lub Program uprzywilejowanej pomocy Intel® Premier Support. Możesz również poszukać powiązanych tematów dotyczących tej funkcji w Centrum wiedzy i na stronie Społeczności.

Ocena i zakup IP

Tryb oceny i informacje dotyczące zakupu rdzeni Intel® FPGA IP.

Projektowanie z wykorzystaniem Intel® FPGA IP

Dowiedz się więcej o projektowaniu z wykorzystaniem Intel® FPGA IP, czyli szerokiej gamy gotowych rdzeni zoptymalizowanych pod kątem układów Intel® FPGA.

IP Base Suite

Darmowe licencje dla rdzenia Intel® FPGA IP z aktywną licencją na oprogramowanie Intel® Quartus® Prime Standard lub Pro Edition.

Samodzielnie przetestowane

Firma Intel przyznaje certyfikaty rozwiązania przetestowanego pod kątem współpracy komponentów lub przetestowanego samodzielnie zweryfikowanym rdzeniom Intel® FPGA IP lub rdzeniom IP członków sieci rozwiązań do projektowania układów FPGA Intel®.

Rdzenie Intel® FPGA IP naszych partnerów

Przeglądaj katalog rdzeni Intel® FPGA IP naszych partnerów na Intel® Solutions Marketplace.

Przykładowe projekty

Pobierz przykładowe projekty i projekty referencyjne dla urządzeń Intel® FPGA.

Certyfikaty IP

Firma Intel zobowiązuje się do dostarczania rdzeni IP, które bezproblemowo działają z narzędziami Intel® FPGA lub specyfikacjami interfejsu.

Skontaktuj się z działem sprzedaży

Skontaktuj się z działem sprzedaży i naświetl swoje potrzeby związane z projektowaniem produktów i przyspieszeniem układów Intel® FPGA.

Pokaż więcej Pokaż mniej
Porównaj produkty