FPGA Intel® MAX® 10
Układ FPGA Intel® MAX® 10 rewolucjonizuje integrację trwałą poprzez zaawansowane możliwości przetwarzania w jednym chipie programowalnego urządzenia logicznego o małej konstrukcji dla zastosowań o małym poborze energii i wrażliwych na koszty. Układ FPGA Intel® MAX® 10 jest oparty na technologii wbudowanej pamięci flash NOR 55 nm firmy TSMC, dzięki czemu umożliwiają natychmiastowe włączanie. Zintegrowane funkcje obejmują przetworniki analogowo-cyfrowe (ADC) i pamięć flash o podwójnej konfiguracji — umożliwiają przechowywanie i dynamiczne przełączanie między dwoma obrazami na jednym chipie. W przeciwieństwie do układów CPLD, układy FPGA Intel® MAX® 10 obejmują również w pełni funkcjonalne możliwości FPGA, takie jak obsługa wbudowanego procesora programowego Nios® II, bloki przetwarzania sygnału cyfrowego (DSP) i miękkie kontrolery pamięci DDR3.
Zobacz też: Oprogramowanie do projektowania układów FPGA, Sklep z projektami, Pliki do pobrania, Społeczność oraz Wsparcie
FPGA Intel® MAX® 10
Świadczenia
Układy FPGA Intel® MAX® 10 umożliwiają obniżenie kosztów na poziomie systemu w ramach większej integracji funkcji komponentów systemowych:
Pamięć flash o podwójnej konfiguracji.
Pamięć flash na jednym układzie scalonym obsługuje podwójną konfigurację, aby zapewnić skuteczne aktualizacje awaryjne z tysiącami możliwych cykli przeprogramowywania.
Bloki analogowe
Zintegrowane bloki analogowe z przetwornikami ADC i czujnikiem temperatury zmniejszają opóźnienia i zajmują mniej miejsca na płycie, a ponadto zapewniają bardziej elastyczne sekwencjonowanie próbek.
Błyskawiczne uruchamianie
Układy FPGA Intel® MAX® 10 mogą być pierwszym użytecznym urządzeniem na płycie systemowej do sterowania włączaniem innych podzespołów, takich jak układy FPGA o wysokiej gęstości, ASIC, ASSP i procesorach.
Wbudowany procesor programowy Nios® II
Układ FPGA Intel® MAX® 10 obsługuje integrację procesorów wbudowanych Nios II, zapewniając deweloperom wbudowany pojedynczy chip, w pełni konfigurowalny, natychmiastowy podsystem procesora.
DSP Blocks
Układ FPGA Intel® MAX® 10 jest pierwszym układem z pamięcią trwałą. Idealnie nadaje się do zastosowań wymagających wysokiej wydajności i precyzji z wykorzystaniem zintegrowanych mnożników 18x18.
Interfejsy pamięć zewnętrznej DDR3
Układ FPGA Intel® MAX® 10 obsługuje interfejsy DDR3 SDRAM i LPDDR2 za pomocą kontrolerów miękkich rdzeni Intellectual Property (IP), optymalnych do danych wideo, ścieżki danych i aplikacji wbudowanych.
Złożone zarządzanie kontrolowane
Zarządzanie systemem kontrolowane przez oprogramowanie za pomocą wbudowanych procesorów programowych Nios® II.
Obsługa napięcia pojedynczego rdzenia
Rozwiązanie zasilania z jednego rdzenia do zarządzania sekwencją uruchamiania.
Pamięć flash użytkownika
Do 736 KB pamięci flash użytkownika na jednym układzie scalonym dostępnej w układach FPGA Intel® MAX® 10 umożliwia obsługę zaawansowanych aplikacji wbudowanych Nios II opartych na jednym chipie. Ilość dostępnej pamięci flash użytkownika zależy od opcji konfiguracji.
Cechy
Układy FPGA Intel® MAX® 10 obejmują w pełni funkcjonalne możliwości FPGA.
Sekwencer i monitor zasilania wielu szyn
Sekwencer i monitor zasilania wielu szyn to programowalny moduł układów FPGA Intel® MAX® 10 i CPLD MAX® V. Sekwencer może monitorować do 144 szyn poboru energii, aby spełnić wszystkie wymagania dotyczące poboru energii przez układy FPGA, ASIC, CPU i inne procesory. Można go łatwo konfigurować i skalować za pomocą łatwego w obsłudze interfejsu graficznego Platform Designer. Klienci korzystający już z układu FPGA Intel® MAX® 10 lub CPLD MAX® V nie muszą ponosić dodatkowych kosztów.
Teraz można pobrać nowy programowalny moduł wbudowany w układ FPGA Intel® MAX® 10, który daje możliwość monitorowania i prawidłowego sekwencjonowania szyn poboru energii przez układy FPGA, ASIC i inne procesory dostarczane w ramach projektu open source.
Zastosowania
Zarządzanie płytami
Natychmiastowe włączanie, wejścia analogowe i sterowanie cyfrowe.
Przemysł
Wyższa wydajność, większa elastyczność, niższe koszty eksploatacji.
Motoryzacja
Elastyczność obsługi we/wy, zoptymalizowana własność intelektualna (IP) FPGA Intel®, zróżnicowana oferta.
Łącza do stron o podobnej tematyce
Dodatkowe zasoby
Zobacz więcej materiałów związanych z urządzeniami Intel® FPGA, takich jak płyty deweloperskie, własność intelektualna, pomoc techniczna i nie tylko.

Zasoby pomocy technicznej
Centrum zasobów z zakresu szkoleń, dokumentacji, plików do pobrania, narzędzi i pomocy technicznej.

Płyty deweloperskie
Rozpocznij pracę z naszymi układami FPGA i skróć czas wprowadzania produktów na rynek dzięki wykorzystaniu sprzętu i projektów sprawdzonych przez firmę Intel.

Własność intelektualna
Skróć cykl projektowania dzięki szerokiej ofercie rdzeni IP i projektów referencyjnych sprawdzonych przez firmę Intel.

Oprogramowanie do projektowania układów FPGA
Sprawdź oprogramowanie Quartus Prime i pakiet narzędzi zwiększających produktywność, ułatwiające szybkie ukończenie projektów z zakresu sprzętu i oprogramowania.

Skontaktuj się z działem sprzedaży
Skontaktuj się z działem sprzedaży i naświetl swoje potrzeby związane z projektowaniem produktów i przyspieszeniem układów Intel® FPGA.

Kody zamówienia
Odszyfruj numery części układów Intel® FPGA z uwzględnieniem znaczenia określonych prefiksów i kodów obudowy.

Gdzie kupić
Już dziś skontaktuj się z autoryzowanym dystrybutorem Intel®.
Subskrybuj newsletter Intel® FPGA
Chcesz uzyskać najnowsze informacje na temat układów Intel® FPGA, programowalnych akceleratorów i rozwiązań w zakresie zasilania? Chcesz poznać cenne wskazówki dotyczące szkoleń i narzędzi? Kliknij tutaj, aby zasubskrybować miesięczny newsletter Intel® Inside Edge.
Thank you for signing up!
Dziękujemy za subskrypcję biuletynu Intel® FPGA.
Nie można przesłać formularza.
Z powodu trudności technicznych nie mogliśmy przesłać formularza. Spróbuj ponownie za kilka minut. Przepraszamy za niedogodności.
Przesyłanie formularza nie powiodło się
Podczas weryfikacji recaptcha okazało się, że obecna czynność przypomina zachowanie bota. Załaduj ponownie stronę lub spróbuj ponownie później.