MAX® V CPLD
CPLD MAX® V oferują unikalną, niezmienną architekturę, zapewniającą niski pobór mocy i funkcje chipa, odpowiednie dla aplikacji Intel Edge-Centric.
Zobacz też: Oprogramowanie do projektowania układów FPGA, Sklep z projektami, Pliki do pobrania, Społeczność oraz Wsparcie
MAX® V CPLD
Funkcje i Korzyści dla klientów
Ekonomiczny
Wyprodukowane przy użyciu dojrzałego, długiego cyklu życia, taniego procesu produkcyjnego 0,18 µm w połączeniu z najnowszymi, tanimi technologiami pakowania.
Energooszczędność
Nawet 50% niższa całkowita moc, w porównaniu z konkurencyjnymi CPLD o równoważnej gęstości, generując mniej ciepła i oszczędzając energię akumulatora.
Oscylator wewnętrzny
Zastępuje zewnętrzne dyskretne urządzenia do pomiaru czasu, do użytku jako proste źródło taktowania, oszczędzając koszty BOM.
Szybka włączanie i resetowanie
Szybkie włączanie i resetowanie (500 µs lub mniej), idealne do zarządzania energią, sekwencjonowania zasilania i monitorowania innych urządzeń na PCB.
Programowalność w czasie rzeczywistym (ISP)
Umożliwia aktualizację drugiego obrazu konfiguracji podczas działania CPLD.
Możliwości we/wy
We/wy są zgodne ze standardami hot-socket i obsługują standardy interfejsu wyjściowego LVTTL, LVCMOS, PCITM i LVDS, a także inne opcje przyjazne dla magistrali (np. włączanie wyjścia na pin, wyzwalacze Schmitta, kontrola szybkości narastania, oraz inne).
Zielone pakiety
Wszystkie pakiety są dostępne w wariantach zgodnych z ograniczeniem substancji niebezpiecznych (RoHS), spełniających wymagania „niskohalogenowe”, zgodnie z dokumentem JEDEC JED 709 (projekt). Wybrane opakowania dostępne są w wariantach ołowiowych.
Równoległy moduł ładowania pamięci flash
Blok JTAG na chipie może konfigurować zewnętrzne urządzenia niezgodne z JTAG, takie jak dyskretne urządzenia pamięci flash, za pomocą megafunkcji Parallel Flash Loader IP.
Architektura
Wykorzystując skuteczną architekturę MAX® II, urządzenia MAX® V łączą natychmiastowe, nieulotne charakterystyki CPLD z zaawansowanymi funkcjami typowymi dla układów FPGA, pamięci na chipie i wewnętrznych oscylatorów.
Zaprojektowane z myślą o niskich kosztach
CPLD MAX® V są budowane przy użyciu taniego procesu produkcyjnego, połączonego z wybranymi popularnymi, pakietami o niskich kosztach. Ograniczone nakładkami, naprzemienne układy nakładek we/wy skutkują małym rozmiarem matrycy, a także niskim kosztem na pin we/wy.
Architektura MAX® V
Przełomowa architektura MAX® V CPLD (Rysunek 1) obejmuje tablicę elementów logicznych (LE pogrupowane w bloki tablicy logicznej (LAB)), zasoby pamięci (nieulotny flash i LE RAM), sygnały globalne (zegary lub sygnały sterujące), i dużą ilość wejść/wyjść użytkownika. Połączenie MultiTrack zostało zaprojektowane w celu maksymalizacji wydajności i zminimalizowania poboru mocy, wykorzystując najbardziej wydajne, bezpośrednie połączenie, od wejścia, przez logikę, do wyjścia. Więcej informacji na temat architektury MAX® V można znaleźć w arkuszu danych rodziny urządzeń 1MAX® V (PDF)1.
Zaprojektowany we współpracy z oprogramowaniem Quartus Prime
Aby uprościć proces optymalizacji projektu, architektura MAX® V CPLD i algorytmy dopasowania oprogramowania Quartus® Prime zostały wspólnie udoskonalone, aby zoptymalizować wydajność tPD, tCO, tSU i fMAX z zablokowanymi pinami. W miarę zmiany funkcji projektowej, oprogramowanie Quartus Prime zwiększa możliwość spełniania lub przekraczania wymagań dotyczących wydajności przy użyciu zablokowanych przypisów pinów i przepływu kompilacji za pomocą przycisku. Wszystkie CPLD MAX® V są obsługiwane przez bezpłatne oprogramowanie Quartus® Prime Lite Edition.
Elastyczne napięcie we/wy
Architektura CPLD MAX® V obsługuje funkcjonalność MultiVolt we/wy, umożliwiając różnym bankom we/wy działanie z różnymi napięciami we/wy, w celu uzyskania bezproblemowego łączenia się z innymi urządzeniami. Rdzeń urządzenia jest zasilany pojedynczym zewnętrznym zasilaczem 1,8 V (VCCINT), zapewniającym funkcjonalność CPLD przy niskim poborze mocy dynamicznej i w trybie czuwania.
Produkty o mniejszej gęstości posiadają dwa banki we/wy, a produkty o większej gęstości posiadają cztery banki we/wy. Każdy bank może być zasilany niezależnym napięciem referencyjnym VCCIO.
Dodatkowe zasoby
Zobacz więcej materiałów związanych z urządzeniami Intel® FPGA, takich jak płyty deweloperskie, własność intelektualna, pomoc techniczna i nie tylko.
Centrum zasobów z zakresu szkoleń, dokumentacji, plików do pobrania, narzędzi i pomocy technicznej.
Rozpocznij pracę z naszymi układami FPGA i skróć czas wprowadzania produktów na rynek dzięki wykorzystaniu sprzętu i projektów sprawdzonych przez firmę Intel.
Skróć cykl projektowania dzięki szerokiej ofercie rdzeni IP i projektów referencyjnych sprawdzonych przez firmę Intel.
Sprawdź oprogramowanie Quartus Prime i pakiet narzędzi zwiększających produktywność, ułatwiające szybkie ukończenie projektów z zakresu sprzętu i oprogramowania.
Skontaktuj się z działem sprzedaży i naświetl swoje potrzeby związane z projektowaniem produktów i przyspieszeniem układów Intel® FPGA.
Odszyfruj numery części układów Intel® FPGA z uwzględnieniem znaczenia określonych prefiksów i kodów obudowy.
Już dziś skontaktuj się z autoryzowanym dystrybutorem Intel®.