Układy FPGA i SoC Intel® Stratix® 10

Układy FPGA i SoC Intel® Stratix® 10 zapewniają wyjątkową wydajność, sprawność energetyczną, zagęszczenie komponentów oraz integrację systemu. Dzięki zastosowaniu rewolucyjnej architektury FPGA Intel® Hyperflex™, opatentowanych przez firmę Intel technologii EMIB (Embedded Multi-Die Interconnect Bridge) i AIB (Advanced Interface Bus) oraz nieustannie powiększanemu portfolio modułów dodatkowych urządzenia Intel® Stratix® 10 zapewniają nawet dwukrotnie większą wydajność w porównaniu z układami FPGA o dużej wydajności poprzedniej generacji.1

Zobacz też: oprogramowanie do projektowania układów FPGA Intel® Stratix® 10, sklep z projektami, pliki do pobrania, społeczność i pomoc techniczna

Układy FPGA i SoC Intel® Stratix® 10

FPGA Intel® Stratix® 10 GX

Zaprojektowane, aby sprostać wymaganiom systemów o dużej przepustowości w zakresie wysokiej wydajności.

Układy FPGA SoC Intel® Stratix® 10 SX

Sprzętowy system procesorowy (HPS) z 64-bitowym czterordzeniowym procesorem ARM* Cortex-A53

FPGA Intel® Stratix® 10 TX

Najbardziej zaawansowane funkcje nadawczo-odbiorcze, dostępne w branży, dzięki połączeniu modułów H i E nadajników-odbiorników.

FPGA Intel® Stratix® 10 MX

Niezbędny wielofunkcyjny akcelerator dla systemów obliczeniowych dużej skali (HPC).

FPGA Intel® Stratix® 10 DX

Technologia Intel® Ultra Path Interconnect zapewniająca bezpośrednią spójną łączność z wybranymi skalowalnymi procesorami Intel® Xeon® nowych generacji.

FPGA NX 10 Intel® Stratix®

Zaprojektowane, aby sprostać wymaganiom systemów o dużej przepustowości w zakresie wysokiej wydajności.

Pokaż więcej Pokaż mniej

Cechy i zalety układów FPGA Stratix® 10

Urządzenia FPGA Intel® Stratix® 10 umożliwiają rozwiązanie problemów z projektowaniem systemów nowej generacji o dużej wydajności, związanych z komunikacją przewodową i bezprzewodową, komputerowym przetwarzaniem danych, przechowywaniem danych, wojskowością, emisją, medycyną, testowaniem i metrologią.

Wyświetl wszystkie cechy

Nawet dwukrotnie większa wydajność rdzeni1

Przełomowa architektura FPGA Intel® Hyperflex™ umożliwia dwukrotne zwiększenie wydajności rdzeni.1 Korzystając z rodzin produktów Intel® Stratix® 10, można zwiększyć wydajność do 8,6 TFLOPS operacji DSP zmiennoprzecinkowych pojedynczej dokładności i maksymalnie dwudziestu interfejsów 100 GbE.

Nawet siedmiokrotnie większa przepustowość w porównaniu z poprzednimi generacjami układów FPGA1

Przełomowa przepustowość dzięki maksymalnie 144 nadajnikom-odbiornikom w pojedynczym urządzeniu z szybkością transmisji danych maks. 57,8 Gb/s (PAM-4) i 28,9 Gb/s (NRZ). Przepustowość pamięci DDR4 maks. 287,5 Gb/s. Przepustowość pamięci HBM2 maks. 512 Gb/s. Obsługa sprzętowych i programowych rdzeni IP PCI Express maks. Gen4 x16 przy 16 GT/s na linię. Sprzętowy rdzeń IP Intel® UPI (Ultra Path Interconnect) z maksymalnie 20 liniami o szybkości transmisji danych 11,2 GT/s, zapewniającymi bezpośrednią spójną łączność z wybranymi skalowalnymi procesorami Intel® Xeon® nowych generacji.

Pamięć HBM2 (maks. 16 GB) w pakiecie

Poziom integracji systemu można podwyższyć przy użyciu największego monolitycznego urządzenia FPGA z 2,8 miliona elementów logicznych (LE) oraz heterogenicznych rozwiązań 3D SiP takich jak nadajniki-odbiorniki i inne zaawansowane komponenty (np. HBM2). System obsługuje też standardowe pamięci zewnętrzne i pamięci Intel® Optane™. Układy SoC Intel® Stratix® 10 są wyposażone w 64-bitowy czterordzeniowy procesor ARM* Cortex-A53 (maks. 1,35 GHz), sprzętowe urządzenia peryferyjne oraz interfejsy o dużej przepustowości i szybkości 30 Gb/s, prowadzące bezpośrednio do struktury FPGA.

Nawet 143 TOPS (INT8) lub 286 TOPS (INT4) operacji2 w aplikacjach o dużej przepustowości związanych ze sztuczną inteligencją

W układzie FPGA Intel® Stratix® 10 NX wbudowano blok AI Tensor Block nowego typu, zoptymalizowany do obsługi szcztucznej inteligencji. Blok AI Tensor Block jest dostosowany do typowego mnożenia macierzy lub wektorów przez macierze, używanego w obliczeniach związanych ze sztuczną inteligencją, i wykonuje operacje efektywnie zarówno na małych, jak i na dużych macierzach. Blok AI Tensor Block może wykonywać nawet 143 TOPS (INT8) lub 286 TOPS (INT4) operacji.2

Pokaż więcej Pokaż mniej

Architektura FPGA Intel® Hyperflex™

Aby sprostać wyzwaniom związanym z systemami nowej generacji, w układach FPGA i SoC Intel® Stratix® 10 zastosowano nową architekturę FPGA Intel® Hyperflex™, umożliwiającą dwukrotne zwiększenie częstotliwości zegara i zmniejszenie poboru mocy nawet o 70% w porównaniu z poprzednią generacją najlepszych układów FPGA.1

Heterogeniczna integracja 3D

W układach FPGA i SoC Intel® Stratix® 10 zastosowano heterogeniczną technologię 3D SiP (System-in-Package) umożliwiającą integrację monolitycznej struktury rdzenia FPGA z modułami nadajników-odbiorników 3D SiP oraz innymi zaawansowanymi komponentami w pojedynczym pakiecie.

Nadajniki–odbiorniki

Układy FPGA i SoC Intel® Stratix® 10 wyznaczają nowy standard technologii nadajników-odbiorników, wprowadzając nowatorskie heterogeniczne nadajniki-odbiorniki 3D SiP (System-in-Package).

Interfejsy pamięci zewnętrznej

Urządzenia Intel® Stratix® 10 zapewniają obsługę interfejsów pamięci, łącznie z szeregowym i równoległym oraz pamięcią trwałą Intel® Optane™ DC.

Bloki AI Tensor Block

W układzie FPGA Intel® Stratix® 10 NX wbudowano blok AI Tensor Block nowego typu, zoptymalizowany do obsługi szcztucznej inteligencji. Blok AI Tensor Block jest dostosowany do typowego mnożenia macierzy lub wektorów przez macierze, używanego w obliczeniach związanych ze sztuczną inteligencją, i wykonuje operacje efektywnie zarówno na małych, jak i na dużych macierzach. Pojedynczy blok AI Tensor Block wykonuje nawet 15 razy więcej operacji INT82 niż standardowy blok DSP układu FPGA Intel® Stratix® 10.

DSP

Dzięki urządzeniom Intel® Stratix® 10 można projektować systemy przetwarzania sygnałów cyfrowych (DSP) wykonujące nawet 8,6 tera operacji zmiennoprzecinkowych na sekundę (TFLOPS) w trybie pojedynczej precyzji IEEE 754.

Połączenia centralnych jednostek procesorowych (CPU), układów ASIC i produktów ASSP

Urządzenia Intel® Stratix® 10 DX przyspieszają aplikacje związane z centrami danych, sieciami, chmurowym przetwarzaniem danych, testowaniem i pomiarami dzięki sprzętowym i programowym blokom IP (Intellectual Property) obsługującym interfejsy UPI i PCIe* Gen4.

System HPS

Firma Intel jest liderem rynku układów SoC, dlatego w układach Intel® Stratix® 10 SoC zastosowała sprzętowy system procesorowy (HPS) nowej generacji, umożliwiający opracowanie najbardziej wydajnych i energooszczędnych układów SoC dostępnych w branży.

Pokaż więcej Pokaż mniej

Zalety układów SoC FPGA Stratix® 10 SX

Zapewnij wysokie poziomy integracji systemów

Układy SoC Intel® Stratix® 10 umożliwiają korzystanie z rejestru USR w ekosystemie ARM*. 64-bitowa architektura ARM nowej generacji (ARMv8) umożliwia wirtualizację sprzętową, zarządzanie systemem, monitorowanie i wstępne przetwarzanie związane z akceleracją. Procesor ARM* Cortex-A53* obsługuje 32-bitowy tryb wykonawczy i pakiety obsługi płyt dla popularnych systemów operacyjnych takich jak Linux*, Wind River VxWorks*, Micrium uC/OS-II* i uC/OS-III*.

Zapewnij wysoką produktywność projektantów dzięki zoptymalizowanemu oprogramowaniu do projektowania układów FPGA i SoC

Nowy aparat jest zoptymalizowany dla układów FPGA zawierających wiele milionów elementów logicznych (LE), platforma Intel® Virtual Platform układu Intel® Stratix® 10 SoC ułatwia opracowanie i weryfikację oprogramowania, a mechanizm projektowania przy użyciu języka C (C-based Design Entry) i zestaw Intel® FPGA SDK for OpenCL™ zapewniają środowisko projektowe, które jest łatwe do implementacji w układach FPGA SoC. Heterogeniczne debugowanie, profilowanie i wizualizacja całych czipów przy użyciu pakietu Intel® FPGA SoC FPGA EDS (Embedded Development Suite) i zestawu narzędzi Intel® SoC FPGA Edition Toolkit środowiska ARM* DS-5* (Development Studio 5*).

Schemat blokowy układu SoC Intel® Stratix® 10

HPS: sprzętowy system procesorowy z czterordzeniowym procesorem ARM* Cortex*-A53.
SDM: menedżer urządzeń chronionych.
EMIB: technologia Embedded Multi-Die Interconnect Bridge.

Cecha

Opis

Procesor

Klaster czterordzeniowego procesora ARM* Cortex*–A53 MPCore* (maks. 1,5 GHz)

Koprocesory

Koprocesor VFPU (Vector Floating-Point Unit) do obliczeń pojedynczej i podwójnej precyzji oraz aparat do przetwarzania multimediów ARM* Neon* dla każdego procesora

Pamięć podręczna poziomu 1

Pamięć podręczna instrukcji L1 32 kB z parzystością i pamięć podręczna danych L1 32 kB z korekcją błędów ECC

Pamięć podręczna poziomu 2

Wspólna pamięć podręczna L2 1 MB z korekcją błędów ECC

Pamięć wbudowana

Wbudowana pamięć RAM 256 kB

Jednostka zarządzania pamięcią systemu

Jednostka zarządzania pamięcią systemu zapewnia ujednolicony model pamięci i rozszerza wirtualizację sprzętu na urządzenia peryferyjne implementowane w strukturze FPGA.

Jednostka spójności pamięci podręcznej

Jednostka spójności pamięci podręcznej (CCU) zapewnia jednokierunkową spójność (wejścia/wyjścia) i umożliwia wyświetlanie spójnej pamięci procesorów ARM* Cortex*–A53 MPCore*

Kontroler bezpośredniego dostępu do pamięci (DMA)

8-kanałowy bezpośredni dostęp do pamięci (DMA)

Kontroler dostępu do nośników transmisyjnych Ethernet (EMAC)

Trzy kontrolery EMAC 10/100/1000 ze zintegrowanym bezpośrednim dostępem do pamięci (DMA)

Kontroler USB OTG (On-The-Go)

Dwa złącza USB OTG ze zintegrowanym bezpośrednim dostępem do pamięci (DMA)

Kontroler UART

Dwa złącza zgodnie ze specyfikacją UART 16550

Kontroler szeregowego interfejsu peryferyjnego (SPI)

Cztery złącza SPI

Kontroler I2C

Pięć złączy I2C

Kontroler SD/SDIO/MMC

Dysk eMMC 4.5 z bezpośrednim dostępem do pamięci (DMA) i obsługą interfejsu CE-ATA

Kontroler pamięci flash typu NAND

Złącze ONFI w wersji 1.0 lub nowszej (8 lub 16 bitów)

Moduł wejść/wyjść ogólnego przeznaczenia (GPIO)

Maksymalnie 48 programowalnych pinów GPIO
Czasomierze Cztery czasomierze ogólnego przeznaczenia, cztery liczniki zegarowe kontrolne
Menedżer systemu Zawiera mapowane na pamięć rejestry kontroli i stanu oraz algorytmy sterowania funkcjami na poziomie systemu i inne moduły HPS.
Menedżer resetowania Resetuje sygnały zgodnie z żądaniami ze źródeł w systemie HPS i strukturze FPGA oraz oprogramowania zapisującego w rejestrach kontrolujących resetowanie modułów.
Menedżer zegara Steruje zegarem programowanym przy użyciu oprogramowania w celu konfiguracji wszystkich zegarów generowanych w systemie HPS.
Wyświetl wszystko Pokaż mniej

Zastosowania

Wyświetl wszystkie aplikacje

Tworzenie prototypów układów ASIC

Większa produktywność dzięki monolitycznej strukturze FPGA ograniczającej złożoność partycjonowania projektów.

Bezpieczeństwo cybernetyczne

Częstotliwość fMAX ponad 900 MHz umożliwia monitorowanie wszystkich obsługiwanych protokołów z szybkością linii.

Przyspieszanie centrów danych

Interfejs UPI zapewnia bezpośrednią spójną łączność z wybranymi skalowalnymi procesorami Intel® Xeon® nowych generacji, modułami PCIe Gen4 x16, architekturą FPGA Intel® Hyperflex™, konfigurowalnymi aparatami DSP i blokami AI Tensor Block, w celu uzyskania wyjątkowej przepustowości systemów komputerowych.

Sieć przewodowa

Częstotliwość fMAX ponad 700 MHz dzięki architekturze FPGA Intel® Hyperflex™ obsługującej łączność Ethernet 400G.

Radar

Wydajność na poziomie nawet 8,6 TFLOPS operacji zmiennoprzecinkowych z pojedynczą precyzją, zgodnie z normą IEEE 754, zapewnia wydajność porównywalną z procesorem GPU przy znacznie mniejszym zużyciu energii.

Interfejs OTN/Data Center Interconnect

Integracja nadajników-odbiorników w heterogenicznych układach 3D SiP (System-in-Package) umożliwia obsługę płyt montażowych 30G ze ścieżką do szybkości 57,8 Gb/s i 28,9 Gb/s.

Pokaż więcej Pokaż mniej

Filmy prezentujące układu Intel® Stratix® 10

Wprowadzenie do układów FPGA Intel® Stratix® 10 DX

Przedstawiamy układ FPGA Intel® Stratix® 10 DX spełniający Twoje wymagania w zakresie wysokiej przepustowości i ewoluujących centrów danych. Jest to pierwszy układ FPGA obsługujący interfejs Intel® UPI (Ultra Path Interconnect), magistralę PCIe* Gen4 x16 i wybrane moduły DIMM pamięci trwałej Intel® Optane™ DC.

Prezentacja cech układu Intel® Stratix® 10 DX: interfejsu Intel® UPI (Ultra Path Interconnect), magistrali PCIe* Gen4 x16 i pamięci trwałej Intel® Optane™ DC

Dołącz do inżynierów firmy Intel w laboratorium, aby dowiedzieć się więcej o trzech najważniejszych nowatorskich funkcjach układów FPGA Intel® Stratix® 10 DX: interfejsie Intel® UPI (Ultra Path Interconnect), magistrali PCIe Gen4 x16 i modułach DIMM pamięci trwałej Intel® Optane™ DC.

Nadajniki-odbiorniki 58G PAM-4

Aplikacje wymagające wyjątkowej przepustowości wejść/wyjść, takie jak systemy transponderów-multiplekserów i transponderów, przełączniki optyczne i sieci 5G, wymagają wydajności nadajników-odbiorników 58G PAM-4, zapewnianej przez układy FPGA Intel® Stratix® 10 TX.

Bezpośredni dostęp (PCIe* Gen3 DMA) do pamięci SDRA DDR4

Urządzenia Intel® Stratix® 10, zawierające sprzętowe rdzenie IP kontrolerów PCIe* i pamięci, w połączeniu z interfejsem Avalon® MM (Memory Mapped) i bezpośrednim dostępem do pamięci (DMA) są bardzo wydajnym rozwiązaniem referencyjnym.

Nadajniki-odbiorniki 28G

Ten film prezentuje unikalną architekturę nadajników-odbiorników układów FPGA Intel® Stratix® 10. Omówiono nadajniki-odbiorniki H-Tile połączone przy użyciu technologii Intel® EMIB i działające z szybkością płyty montażowej 28 Gb/s.

Architektura FPGA Intel® Hyperflex™

Architektura FPGA Intel® Hyperflex™ urządzeń Intel® Stratix® 10 zapewnia dwukrotnie większą częstotliwość fMAX. Ten film porównuje oryginalną konstrukcję z rozwiązaniem Hyper-Optimized.

Bezpośredni dostęp (PCIe* Gen3 DMA) do pamięci SDRAM DDR4

Urządzenia Intel® Stratix® 10, zawierające sprzętowe bloki IP (Intellectual Property) kontrolerów magistrali PCIe* (PCI Express*) i pamięci, w połączeniu z interfejsem Avalon® MM (Memory Mapped) i bezpośrednim dostępem do pamięci (DMA) są bardzo wydajnym rozwiązaniem referencyjnym.

Pokaż więcej Pokaż mniej

Additional Resources

Explore more content related to Intel® FPGA devices such as development boards, intellectual property, support and more.

Support Resources

Resource center for training, documentation, downloads, tools and support options.

Development Boards

Intel® FPGA and its partners offer a large selection of development boards and hardware tools to accelerate the FPGA design process.

Intellectual Property

The Intel® FPGA IP portfolio covers a wide variety of applications with a combination of soft and hardened IP cores along with reference designs.

Design Tools

Explore our suite of software and development tools to assist hardware engineers and software developers when creating an FPGA design.

Contact Sales

Get in touch with sales for your Intel® FPGA product design and acceleration needs.

Ordering Codes

Decipher Intel® FPGA part numbers, including the significance of certain prefixes and package codes.

Where to Buy

Contact an Intel® Authorized Distributor today.

Porównaj produkty
Porównaj systemy

Informacje o produktach i wydajności

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.pl/benchmarks.

2

W oparciu o oszacowania wewnętrzne firmy Intel.
Testy mierzą wydajność komponentów w określonych systemach i warunkach testowych. Różnice w sprzęcie, oprogramowaniu lub konfiguracji wpłyną na rzeczywistą wydajność systemów. Aby ocenić wydajność przed dokonaniem zakupu, należy zapoznać się z innymi źródłami informacji. Więcej szczegółowych informacji na temat wydajności i testów porównawczych można znaleźć na stronie www.intel.pl/benchmarks.
Technologie Intel® mogą wymagać zgodnego sprzętu, oprogramowania lub aktywacji usług.
Żaden produkt ani komponent nie jest w stanie zapewnić całkowitego bezpieczeństwa.
Wyniki zostały oszacowane lub zasymulowane. Rzeczywiste koszty i wyniki mogą się różnić.
© Intel Corporation. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej spółek zależnych. Inne nazwy oraz marki mogą być przedmiotem praw osób trzecich.