Układy FPGA i SoC Intel® Stratix® 10

Układy FPGA i SoC Intel® Stratix® 10 zapewniają wyjątkową wydajność, sprawność energetyczną, zagęszczenie komponentów oraz integrację systemu. Dzięki zastosowaniu rewolucyjnej architektury FPGA Intel® Hyperflex™, opatentowanych przez firmę Intel technologii EMIB (Embedded Multi-Die Interconnect Bridge) i AIB (Advanced Interface Bus) oraz nieustannie powiększanemu portfolio modułów dodatkowych urządzenia Intel® Stratix® 10 zapewniają nawet dwukrotnie większą wydajność w porównaniu z układami FPGA o dużej wydajności poprzedniej generacji.1

Zobacz też: oprogramowanie do projektowania układów FPGA Intel® Stratix® 10, sklep z projektami, pliki do pobrania, społecznośćpomoc techniczna

Układy FPGA i SoC Intel® Stratix® 10

Architektura FPGA Intel® Hyperflex™

Aby sprostać wyzwaniom związanym z systemami nowej generacji, w układach FPGA i SoC Intel® Stratix® 10 zastosowano nową architekturę FPGA Intel® Hyperflex™, umożliwiającą dwukrotne zwiększenie częstotliwości zegara i zmniejszenie poboru mocy nawet o 70% w porównaniu z poprzednią generacją najlepszych układów FPGA.2

Architektura FPGA Intel® Hyperflex™ wprowadza dodatkowe, opcjonalne rejestry w całej strukturze FPGA. Te dodatkowe rejestry, zwane hiperrejestrami (Hyper-Registers), są dostępne w każdym segmencie routingu połączeń i na wejściach wszystkich bloków funkcjonalnych. Trzy najważniejsze techniki projektowania z wykorzystaniem hiperrejestrów umożliwiają dwukrotne zwiększenie wydajności rdzeni:

  • Precyzyjna technika hiperresynchronizacji (Hyper-Retiming) służy do eliminacji ścieżek krytycznych.
  • Technika hiperpotokowania Hyper-Pipelining służy do eliminacji opóźnień routingu.
  • Wszechstronna technika hiperoptymalizacji (Hyper-Optimization) zapewnia największą wydajność.

Gdy te techniki są używane podczas projektowania, narzędzia projektowe Hyper-Aware automatycznie wykorzystują hiperrejestry do maksymalizacji częstotliwości zegara rdzeni.

Integracja heterogenicznych układów 3D SiP (System-In-Package)

Łączenie funkcji i węzłów procesów

Heterogeniczna integracja 3D SiP zapewnia ważne korzyści na poziomie systemu:

Dowiedz się więcej o heterogenicznej integracji 3D SiP

Pobierz ten szczegółowy raport, aby dowiedzieć się więcej o wykorzystaniu heterogenicznej integracji 3D SiP w układach FPGA i SoC Intel® Stratix® 10 w celu zapewnienia wyjątkowej wydajności, mocy i kompaktowej konstrukcji, a równocześnie większej skalowalności i wszechstronności. Dowiedz się też, jak technologia Intel® EMIB zapewnia doskonałą integrację wielu matryc.

Technologia pakietów Intel® EMIB dla urządzeń Intel® Stratix® 10

Opatentowana przez firmę Intel technologia EMIB (Embedded Multi-Die Interconnect Bridge) umożliwia efektywne integrowanie w pakietach najważniejszych komponentów systemu takich jak układy analogowe, pamięć, układy ASIC lub procesor. Technologia EMIB zapewnia prostszy przepływ produkcji w porównaniu z innymi technologiami integracji w pakietach. Ponadto technologia EMIB eliminuje konieczność korzystania z technologii TSV (Through Silicon Vias) i specjalistycznych wkładek krzemowych (interposer silicon), dlatego umożliwia opracowanie rozwiązań zapewniających większą wydajność, niższy poziom złożoności oraz doskonałą integralność sygnałów i zasilania. W technologii EMIB niewielki czip krzemowy, umieszczony w podłożu, pełni funkcję łącznika między matrycami o bardzo dużym zagęszczeniu komponentów. Standardowy interfejs typu Flip Chip przekazuje sygnały zasilania i użytkowników z mikroukładu do pinów pakietu. To podejście minimalizuje zakłócenia powodowane przez szum i przenik podczas przełączania rdzeni, dlatego zapewnia wyjątkową integralność sygnałów i zasilania.

Aby uzyskać informacje dotyczące specyficznej implementacji tej technologii w nowej rodzinie urządzeń Intel® Stratix® 10, zobacz sekcję Nadajniki-odbiorniki.

Nadajniki–odbiorniki

Cechy

Warianty modułów nadajników-odbiorników

L-Tile (17.4G)

PCIe* Gen3 x16

H-Tile (28.3G)

PCIe* Gen3 x16

E-Tile (30G/58G)

4x100GE

P-Tile (16G)
Intel® Ultra Path Interconnect (Intel® UPI)

lub
PCIe* Gen4 x16

Warianty urządzeń Intel® Stratix® 10 GX, SX GX, SX, TX, MX TX, MX DX
Maksymalna liczba nadajników-odbiorników w module* 24 24 24 20
Maksymalna prędkość transmisji danych między czipami (NRZ/PAM4) 17,4 Gb/s 28,3 Gb/s 28,9 Gb/s / 57,8 Gb/s 16 GT/s
Maksymalna szybkość transmisji danych na płycie montażowej (NRZ/PAM4) 12,5 Gb/s 28,3 Gb/s 28,9 Gb/s / 57,8 Gb/s 16 GT/s
Tłumienność wtrąceniowa przy maksymalnej szybkości transmisji danych Maks. 18 dB Maks. 30 dB Maks. 35 dB Zapoznaj się ze specyfikacjami i zastrzeżeniami dotyczącymi interfejsów PCIe* Gen4 i UPI
Sprzętowy rdzeń IP

Magistrala PCIe* Gen1, Gen2 i Gen3 z obsługą x1, x4, x8 i x16 linii

Sprzętowy rdzeń IP 10G Fire Code FEC

Magistrala PCIe* Gen1, Gen2 i Gen3 z obsługą x1, x4, x8 i x16 linii

Technologia SR-IOV z

Cztery funkcje fizyczne

Funkcje wirtualne 2K

Sprzętowy rdzeń IP 10G Fire Code FEC

10/25/100 GbE MAC z korekcją błędów RS-FEC i KP-FEC Intel® Ultra Path Interconnect (Intel® UPI)
Magistrala PCIe* Gen1, Gen2, Gen3 i Gen4 z obsługą x1, x4, x8 i x16 linii
Technologia SR-IOV z
Osiem funkcji fizycznych
2048 funkcji wirtualnych
Obsługa podziału portów dla punktu końcowego 2x8 i portu podstawowego 4x4
Funkcje obejścia warstwy transakcyjnej (TL, Transaction Layer)
Inicjowanie CvP (Configuration via Protocol)
Tryb autonomiczny
Interfejs VirtIO
Skalowalna technologia IOV
Wspólna pamięć wirtualna
* Aby uzyskać informacje dotyczące liczby nadajników-odbiorników dostępnych w poszczególnych kombinacjach urządzeń i pakietów, skorzystaj z tabel produktów Intel® Stratix® 10.

Połączenia centralnych jednostek procesorowych (CPU), układów ASIC i produktów ASSP

Układy FPGA Intel® Stratix® 10 DX, wyposażone w sprzętowe i programowe bloki IP (Intellectual Property) interfejsów UPI i PCIe* Gen4, są przeznaczone dla aplikacji akceleracyjnych o dużej wydajności i coraz powszechniej używane w centrach danych, sieciach, chmurowym przetwarzaniu danych, testach i pomiarach.

Połączenie układu FPGA z wybranymi skalowalnymi procesorami Intel® Xeon® przy użyciu technologii Intel® UPI (Ultra Path Interconnect) umożliwia utworzenie spójnego interfejsu o małych opóźnieniach i dużej wydajności, a niespójny interfejs można utworzyć przy użyciu dowolnego urządzenia obsługującego magistralę PCIe* (PCI Express*) Gen4.

Cechy rozwiązania zapewniające łączność układów FPGA i SoC Intel® Stratix® 10:

  • Sprzętowe bloki IP (Intellectual Property) Intel® UPI w urządzeniach Intel® Stratix® 10, obsługujące programowe bloki IP Cache Agent i Home Agent.
  • Sprzętowe bloki IP (Intellectual Property) PCI Express Gen4 x16 z funkcjami takimi jak tryby podziału punktu końcowego lub portów głównych, wirtualizacja SR-IOV (Single-Root I/O Virtualization), urządzenie VIRTIO (Virtual I/O), wirtualizacja Intel® Scalable IOV (Scalable I/O Virtualization) i tryb obejścia warstwy transakcyjnej.

Interfejsy pamięci zewnętrznej

Urządzenia Intel® Stratix® 10 zapewniają szeregowe i równoległe interfejsy pamięci.

Interfejsy równoległe pamięci

Urządzenia Intel® Stratix® 10 obsługują pamięć równoległą SDRAM DDR4 (maks. 2666 Mb/s) i wiele innych poniższych protokołów.

  • Sprzętowy kontroler pamięci zapewnia dużą wydajność przy niskim poborze mocy i obsługuje następujące komponenty:
    • DDR4.
    • DDR3/DDR3L.
    • LPDDR3.
  • Wszechstronny kontroler programowy obsługuje następujące interfejsy pamięci:
    • RLDRAM 3.
    • QDR II+ / QDR II + Xtreme / QDR IV.
    • Wybierz pamięć trwałą Intel® Optane™ DC.

Cyfrowe przetwarzanie sygnału (DSP)

Dzięki urządzeniom Intel® Stratix® 10 można projektować systemy przetwarzania sygnałów cyfrowych (DSP) wykonujące nawet 10 tera operacji zmiennoprzecinkowych na sekundę (TFLOPS) w trybie pojedynczej precyzji IEEE 754. Tę wyjątkową moc obliczeniową uzyskano dzięki sprzętowemu operatorowi zmiennoprzecinkowemu w każdym bloku DSP. To rozwiązanie zostało początkowo wprowadzone w rodzinie urządzeń Intel® Arria® 10, a obecnie zapewnia o rząd wielkości większą przepustowość w układach FPGA i SoC Intel® Stratix® 10. Przeczytaj Wprowadzenie do bloków DSP w układach FPGA i SoC Intel® Stratix® 10.

Blok DSP urządzenia Intel® Stratix® 10

Blok tensora AI

Systemy akceleracji sztucznej inteligencji, zaprojektowane przy użyciu układów FPGA Intel® Stratix® 10 NX, mogą wykonywać nawet 143 INT8/Block operacji zmiennoprzecinkowych (Block FP16) TOPS/TFLOPS przy sprawności w przybliżeniu 1 TOPS/W lub 286 INT4/Block operacji zmiennoprzecinkowych (Block FP12) TOPS/TFLOPS przy sprawności w przybliżeniu 2 TOPS/W3. Ten poziom mocy obliczeniowej można osiągnąć dzięki nowemu blokowi obliczeniowemu, zoptymalizowanemu dla sztucznej inteligencji, zwanemu AI Tensor Block. Architektura bloków AI Tensor Block zawiera trzy jednostki iloczynów skalarnych z dziesięcioma mnożnikami i akumulatorami (30 mnożników i 30 akumulatorów w każdym bloku). Architektura bloku AI Tensor Block jest dostosowana do typowego mnożenia macierzy lub mnożenia wektorów przez macierze, często używanego w obliczeniach związanych ze sztuczną inteligencją, i wykonuje operacje efektywnie zarówno na małych, jak i na dużych macierzach.

Układy FPGA i SoC Intel® Stratix® 10 zapewniają wysoki poziom niezawodności i możliwość ograniczania zakłóceń SEU.

  • Zaawansowana detekcja zakłóceń SEU (ASD).
    • Przetwarzanie z uwzględnieniem informacji o wrażliwości bitów.
    • Oznakowanie hierarchii.
  • Odrzucanie błędów.
    • Wykorzystanie do charakteryzowania i ulepszania projektów.

Narzędzia do projektowania układów SoC Intel® Stratix® 10

Pakiet Intel® FPGA SoC EDS (Embedded Development Suite) z oprogramowaniem ARM* DS 5* (Development Studio* 5) obsługuje układy SoC Intel® Stratix® 10, zapewniając heterogeniczne debugowanie, profilowanie i wizualizację całego czipu, Pakiet SoC EDS ujednolica informacje związane z debugowaniem oprogramowania, uzyskane z centralnej jednostki procesorowej (CPU) i układu FPGA i prezentuje je w sposób uporządkowany w standardowym interfejsie użytkownika DS-5. Ten zestaw narzędzi zapewnia użytkownikom wyjątkowy poziom widoczności informacji związanych z debugowaniem i kontrolą, dlatego umożliwia znaczne zwiększenie produktywności.

Aby dowiedzieć się więcej, skorzystaj ze strony układu SoC Intel® Stratix® 10.

Informacje o produktach i wydajności

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.pl/benchmarks.

2

Testy mierzą wydajność komponentów w określonych systemach i warunkach testowych. Różnice w sprzęcie, oprogramowaniu lub konfiguracji wpłyną na rzeczywistą wydajność systemów. Aby ocenić wydajność przed dokonaniem zakupu, należy zapoznać się z innymi źródłami informacji. Więcej szczegółowych informacji na temat wydajności i testów porównawczych można znaleźć na stronie www.intel.com/benchmarks.

3

W oparciu o oszacowania wewnętrzne firmy Intel.
Testy mierzą wydajność komponentów w określonych systemach i warunkach testowych. Różnice w sprzęcie, oprogramowaniu lub konfiguracji wpłyną na rzeczywistą wydajność systemów. Aby ocenić wydajność przed dokonaniem zakupu, należy zapoznać się z innymi źródłami informacji. Więcej szczegółowych informacji na temat wydajności i testów porównawczych można znaleźć na stronie www.intel.pl/benchmarks.
Technologie Intel® mogą wymagać zgodnego sprzętu, oprogramowania lub aktywacji usług.
Żaden produkt ani komponent nie jest w stanie zapewnić całkowitego bezpieczeństwa.
Wyniki zostały oszacowane lub zasymulowane. Rzeczywiste koszty i wyniki mogą się różnić.
© Intel Corporation. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej spółek zależnych. Inne nazwy oraz marki mogą być przedmiotem praw osób trzecich.