Stratix® V FPGA

Osiągnij przełomową przepustowość dzięki energooszczędnym nadajnikom

• Zintegrowane nadajniki 28,05 i 14,1 Gb/s, z mocą do 50 procent mniejszą w porównaniu z urządzeniami poprzedniej generacji.
• Do 6 interfejsów pamięci x72 DDR3 przy 933 MHz.
• 2,5 TMACS wydajności przetwarzania sygnału.
• Obsługa twardej własności intelektualnej (IP) PCI Express* Gen3, Gen2 i Gen1.

Uzyskaj wyższą integrację na jednym chipie i zmniejsz koszty

• Podwój gęstość bez ponoszenia kosztów i poboru mocy, dzięki wbudowanym blokom HardCopy, które zapewniają do 14,3 mln bramek ASIC lub do 1,19 mln elementów logicznych. Bloki wzmacniają funkcje standardowe lub wymagające dużej logiki, w tym protokoły interfejsów, takie jak PCI Express* Gen3, Gen2 i Gen1, oraz funkcje specyficzne dla aplikacji, takie jak 40G/100G/400G.
• Częściowa rekonfiguracja, która umożliwia zmniejszenie rozmiaru układu FPGA poprzez oszczędność miejsca na płycie, kosztów i poboru energii.
• Ułamkowe pętle synchronizacji fazy (fPLL), które zapewniają zwiększoną elastyczność taktowania i zastępują wbudowane oscylatory kwarcowe sterowane napięciem (VCXO).
• Zintegrowane możliwości kompensacji dyspersji elektronicznej (EDC) (EDC) w nadajnikach, co eliminuje potrzebę zewnętrznego PHY do intefejsu, do łączenia się z modułami optycznymi.

Uzyskaj najwyższą elastyczność dla Twoich projektów

• Przyjazna dla użytkownika drobnoziarnista częściowa rekonfiguracja, która umożliwia natychmiastową zmianę podstawowych funkcji.
• Dynamicznie rekonfigurowalne nadajniki, które umożliwiają łatwą obsługę wielu protokołów, szybkości transmisji danych i ustawień interfejsu nośników fizycznych (PMA).
• Konfiguracja przez protokół (CvP), przy użyciu istniejącego łącza PCI Express* w aplikacji, co pozwala na mniej złożoną konstrukcję płyty.

Obniż moc swojego systemu

• Programowalna technologia zasilania, która maksymalizuje wydajność rdzenia, jednocześnie zmniejszając pobór mocy.
• Wysokowydajny proces TSMC z metalową bramką 28 nm wysokiego-K, zoptymalizowany pod kątem niższej mocy.
• Napięcie rdzenia 0,85 V/0,9 V.
• Częściowa rekonfiguracja.
• Wbudowane bloki HardCopy oraz zintegrowany rdzeń i twardy moduł nadawczy.

Nadajniki–odbiorniki

Nadajniki Intel® spełniają wymagania w zakresie przepustowości, mocy i współczynnika błędów bitowych (BER). Nadajniki/odbiorniki w układach FPGA Stratix® V 28 nm sprawiają, że utrzymujemy pozycję lidera technologicznego.

Częściowa i dynamiczna rekonfiguracja

Z układami FPGA Stratix® V można z łatwością zmienić funkcję rdzenia i nadajnika/odbiornika bez przerywania działania innych elementów projektu.

Integracja systemów

Ponieważ układy FPGA Stratix® V umożliwiają najwyższą integrację w systemie, można uzyskać daną funkcjonalność w mniejszym układzie FPGA, obniżając pobór mocy i koszty. W tym miejscu omówimy wiele innowacji w układzie Stratix® V, które sprawiają, że ten poziom integracji jest możliwy.

Pętle PLL z podziałem ułamkowym

Ułamkowe pętle synchronizacji fazowej (fPLL) oferują wszystkie funkcje dostępne w poprzedniej generacji PLL Altera®. Pętle PLL z podziałem ułamkowym można znaleźć w urządzeniach Altera 28 nm, w tym w układach FPGA Stratix® V, Arria® V i Cyclone® V.