Łączność wejść/wyjść układów FPGA z serii Stratix®

Układy FPGA z serii Stratix® o dużej wydajności i gęstości obsługują różne standardy różnicowe i niesymetryczne wejść/wyjść i łatwo łączą się z płytami tylnymi, procesorami hostów, magistralami i urządzeniami pamięci. Tabela 1 zawiera obsługiwane standardy dla każdej z rodzin z serii Stratix®.

Tabela 1: standardy wejść/wyjść obsługiwane przez rodziny układów FPGA z serii Stratix®

Standard wejść/wyjść

Stratix® IV (1)
(E, GX i GT)

Stratix® III (2)
(E i L)

Stratix® II (3)
(W tym GX)

Stratix® (4)
(W tym GX)

Różnicowe

LVDS

1,6 Gb/s

1,6 Gb/s

1040 Gb/s

840 Mb/s

LVPECL

350 MHz

350 MHz

1040 Gb/s

840 Mb/s

Różnicowe HSTL

400 MHz

400 MHz

300 MHz

200 MHz

Różnicowe SSTL

400 MHz

400 MHz

333 MHz

200 MHz

Niesymetryczne wejście/wyjście

LVTTL

167 MHz

167 MHz

300 MHz

250 MHz

LVCMOS

167 MHz

167 MHz

300 MHz

250 MHz

SSTL-2
Klasa I i II

250 MHz

250 MHz

200 MHz

200 MHz

SSTL-15
Klasa I i II

533 MHz

533 MHz

SSTL-18
Klasa I i II

400 MHz

400 MHz

333 MHz

200 MHz

1,8-V/1,5-V/1,2-V HSTL

400 MHz

400 MHz

300 MHz

250 MHz

3,0-V PCI

66 MHz

66 MHz

66 MHz

66 MHz

3,0-V PCI-X 1.0

133 MHz

133 MHz

133 MHz

133 MHz
Wyświetl wszystko Pokaż mniej

Uwagi

Więcej informacji można znaleźć na stronie:

  1. Sekcja interfejsów wejść/wyjść w podręczniku Stratix® IV (PDF)
  2. Sekcja interfejsów wejść/wyjść w podręczniku Stratix® III (PDF)
  3. Sekcja standardów wejść/wyjść w podręczniku Stratix® II (PDF) i Stratix® II GX (PDF)
  4. Sekcja standardów wejść/wyjść w podręczniku Stratix® (PDF) i Stratix® GX (PDF)

Piny wejść/wyjść w układach FPGA z serii Stratix® zapewniają wydajność na poziomie systemu i elastyczność wymaganą do komunikacji z wieloma urządzeniami. Rdzenie własności intelektualnej (IP) oraz narzędzia programowe, takie jak analizator czasu, estymator jednoczesnych szumów przełączania (SSN) oraz planer pinów, ułatwiają użytkowanie i szybką integrację.

Sygnalizacja różnicowa

Wejścia/wyjścia układów FPGA z serii Stratix® obsługują wysokowydajne, sprzężone kanały nadawcze i odbiorcze LVDS z zasilaniem prądem stałym. W niektórych rodzinach każda para szybkich, bocznych wejść/wyjść LVDS posiada blok dynamicznego wyrównania fazowego (DPA), aby wyeliminować zniekształcenia między zegarem i kanałem oraz międzykanałowe. Piny wejść/wyjść w układach FPGA z serii Stratix® obsługują standardy interfejsów, takie jak SPI-4.2, SFI-4, SGMII, Utopia IV, 10 GbE XSBI, standardowe RapidIO® i SerialLite.

Obsługa niesymetrycznych wejść/wyjść

Niesymetryczne wejścia/wyjścia w układach FPGA z serii Stratix® obsługują następujące funkcje:

  • Programowalna prędkość przesuwu i siła wysterowania
  • Dynamiczna kompensacja śladu (zmienne łańcuchy opóźniające dla kompensacji niedopasowania śladu na obu sygnałach wejściowych i wyjściowych)
  • Szeregowa, równoległa i dynamiczna wbudowana terminacja (OCT)

Więcej informacji na temat OCT można znaleźć na stronie Rozwiązań terminacji w układach FPGA z serii Stratix®.

Interfejsy pamięci zewnętrznej o dużej szybkości

Piny wejść/wyjść układów FPGA z serii Stratix® obsługują istniejące i pojawiające się standardy pamięci zewnętrznej, takie jak DDR, DDR2, DDR3, QDRII+ i RLDRAMII z częstotliwościami nawet 400 MHz (zobacz: Zasoby interfejsu pamięci zewnętrznej dla układów FPGA z serii Stratix®). Samokalibrująca się ścieżka danych wykorzystuje nową strukturę wejść/wyjść, dynamicznie dostosowując się, aby zawsze zapewnić najwyższą niezawodną częstotliwość pracy w zależności od procesu, napięcia i temperatury.

Interfejsy pamięci zewnętrznej w układach FPGA z serii Stratix® obsługują następujące funkcje:

    Opcje wejścia i wyjścia SDR i half data rate (HDR — połowa częstotliwości i dwukrotna szerokość danych SDR)

    Blok HDR z wyrównaniem i synchronizacją

    Funkcja prostowania, poziomowania odczytu/zapisu oraz przechodzenia obszaru domeny zegara

Zobacz stronę Pamięć zewnętrzna serii Stratix®, aby uzyskać szczegółowe informacje na temat obsługiwanych pamięci i szybkości transmisji danych.

Integralność sygnałów

Banki wejść/wyjść układów FPGA z serii Stratix® zapewniają integralność sygnału, niski SSN i doskonałą jakość oka dzięki wielu udoskonaleniom na poziomie układu i pakietu. Więcej informacji można znaleźć na stronach internetowych Centrum technologii integralności sygnału.