Omówienie nadajnika-odbiornika: FPGA Stratix® IV

Układy FPGA Stratix® IV GT i GX z wbudowanymi nadajnikami-odbiornikami zapewniają przełomowe poziomy przepustowości systemu i efektywności energetycznej w aplikacjach wysokiej klasy, co umożliwia projektantom wprowadzanie innowacji bez kompromisów. Nadajniki-odbiorniki są oparte na technologii 40 nm i zawierają wiele funkcji, które zapewniają doskonałą wydajność fluktuacji w połączeniu z doskonałą integralnością sygnału zarówno w aplikacjach płyty głównej, jak i mikroukładów. Bazując na sukcesie nadajników-odbiorników Stratix® II GX, układów FPGA Stratix® IV GT i układów FPGA Stratix® IV GX nadajniki-odbiorniki obsługują nowe standardy i zastrzeżone protokoły szeregowe. Nadajniki-odbiorniki zawierają kilka bloków cyfrowych, które można skonfigurować w celu uproszczenia wdrażania tych protokołów.

Kluczowe funkcje nadajnika-odbiornika

  • Do 24 nadajników-odbiorników obsługujących od 9,95 do 11,3 Gb/s oraz dodatkowe 24 nadajniki-odbiorniki obsługujące od 2,5 do 6,375 Gb/s i od 2,7 do 8,5 Gb/s w układach FPGA Stratix® IV GT
  • Do 32 nadajników-odbiorników z odzyskiwaniem danych zegara (CDR), obsługujący szybkości transmisji danych od 600 Mb/s do 8,5 Gb/s oraz nawet 16 dodatkowych nadajników-odbiorników z CDR, obsługujących szybkości transmisji danych od 600 Mb/s do 6,5 Gb/s w układach FPGA Stratix® IV GX
  • Dynamicznie programowalne różnicowe napięcie wyjściowe (VOD) i ustawienia preemfazy dla lepszej integralności sygnału
  • Sterowana przez użytkownika lub adaptacyjna 4-stopniowa korekcja odbiornika z maksymalnie 17 dB zysku, aby kompensować straty zależne od częstotliwości w nośniku fizycznym
  • Obsługa standardów szeregowych opartych na CDR, w tym 40/100G IEEE 802.3ba Ethernet, PCI Express, Serial RapidIO*, Gigabit Ethernet (GbE), XAUI/HiGig, Optical Internetworking Forum (OIF) CEI-6G, Interlaken, SFI-5, GPON, SONET, CPRI, OBSAI, Fibre Channel, HyperTransport*, SDI oraz Intel® FPGA SerialLite II
  • Obsługa trybów podstawowych o pojedynczej i podwójnej szerokości do wdrażania niestandardowych protokołów
  • Indywidualne wyłączanie zasilania nadajnika i odbiornika w celu zmniejszenia zużycia energii podczas braku aktywności
  • Możliwość wyboru rezystorów wbudowanej terminacji dla poprawy integralności sygnału w różnych mediach transmisyjnych
  • Programowalny interfejs nadajnika-odbiornika do FPGA obsługuje 8, 10, 16, 20, 32 i 40 bitów do przesyłania danych w szerokim zakresie
  • Wskaźnik utraty sygnału odbiornika
  • Wbudowany autotest (BIST)
  • Integralność sygnału w trybie Plug & Play z obwodem ochrony wstawiania/usuwania w czasie działania urządzenia
  • Dynamiczna rekonfiguracja nadajnika-odbiornika w celu obsługi wielu protokołów i szybkości transmisji danych na tym samym kanale bez potrzeby ponownego programowania układu FPGA
  • Każdy nadajnik ma dwa wejścia pętli sprzężenia fazowego (PLL) i niezależne dzielniki zegara, aby umożliwić różne częstotliwości taktowania dla każdego kanału
  • Ogólna inwersja polaryzacji dla trybów podstawowych oraz inwersja polaryzacji specjalnie dla PCI Express
  • Dopasowywanie wartości, wykrywanie wzorców i wyrównywanie wyrazów z programowalnymi wzorcami
  • Dedykowany obwód zgodny z interfejsem fizycznym dla PCI Express (PIPE), XAUI i GbE
  • Interfejs PIPE łączy się bezpośrednio z wbudowanym sprzętowym rdzeniem własności intelektualnej (IP) lub miękkim IP PCI Express Gen1 (2,5 Gb/s) i Gen2 (5,0 Gb/s)
  • Wbudowane porządkowanie bajtów, dzięki czemu ramka lub pakiet zawsze zaczyna się w znanym pasie bajtów
  • Koder/dekoder 8B/10B wykonuje kodowanie z 8 bitów na 10 bitów i dekodowanie z 10 bitów na 8 bitów
  • Bufor FIFO dopasowany do szybkości odbiornika resynchronizuje otrzymane dane z lokalnego zegara referencyjnego
  • Bufor z kompensacją fazy FIFO wykonuje transmisje taktowania domeny między blokiem nadajnika-odbiornika a tablicą logiczną

Schemat blokowy

Rysunek 1 zawiera schemat blokowy nadajników-odbiorników w układzie FPGA Stratix® IV GX, zarówno przyłączania nośników fizycznych (PMA), jak i fizycznej podwarstwy kodowania (PCS). Bloki w warstwie PCS można ominąć, w zależności od potrzeb.

Rysunek 1. Nadajniki-odbiorniki FPGA Stratix® IV GX, PMA i schemat blokowy PCS.

Nadajniki-odbiorniki Stratix® IV zawierają dedykowane obwody do wdrażania standardowych i zastrzeżonych protokołów działających od 600 Mb/s do 8,5 Gb/s w wariancie Stratix® IV GX oraz od 2,5 do 11,3 Gb/s w wariancie Stratix® IV GT. Nadajniki-odbiorniki są również w stanie obsługiwać szybkości transmisji danych na poziomie 270 Mb/s z wykorzystaniem nadpróbkowania, co jest ważne przy obsłudze starszych protokołów oraz protokołów o wielu szybkościach transmisji danych. W połączeniu z układem Intel® FPGA IP, układ FPGA Stratix® IV GT i układ FPGA Stratix® IV GX zapewniają kompletne i bezpieczne rozwiązanie do wdrażania protokołów szeregowych.