Blok DSP Stratix® V

Dzięki blokowi cyfrowego przetwarzania sygnału (DSP) o zmiennej precyzji, układ FPGA Stratix® V obsługuje, blok po bloku, różne precyzje, od 9-bitowej x 9-bitowej do formatu zmiennoprzecinkowego o pojedynczej precyzji (mnożenie mantysy) w ramach pojedynczego bloku DSP. Uwalnia to od ograniczeń architektury FPGA, pozwalając na wykorzystanie optymalnej precyzji na każdym etapie ścieżki danych DSP. Umożliwia również skorzystanie ze zwiększonej wydajności systemu, zmniejszonego poboru mocy i mniejszych ograniczeń architektonicznych. Na rysunku 1 przedstawiono architekturę bloków DSP o zmiennej precyzji w układzie FPGA Stratix® V w trybie precyzji 18-bitów. Na rysunku 2 przedstawiono architekturę bloków DSP o zmiennej precyzji w układzie FPGA Stratix® V w trybie o wysokiej precyzji.

Szczegółowy raport: zwiększanie możliwości wysokowydajnych aplikacji DSP z blokiem DSP o zmiennej precyzji w układzie Stratix® V ›

Rysunek 1. Architektura bloku DSP o zmiennej precyzji w układzie FPGA Stratix® V, 18-bitowy tryb precyzji

Rysunek 2. Architektura bloku DSP o zmiennej precyzji w układzie FPGA Stratix® V, tryb o wysokiej precyzji

Zakres precyzji DSP układu FPGA Stratix® V

Tabela 1: bloki DSP układu FPGA Stratix® V w trybie pojedynczego bloku

Blok DSP o pojedynczej zmiennej precyzji Bloki DSP układu FPGA Stratix® V
Trzy niezależne mnożniki 9 × 9
Dwa mnożniki w trybie sumy 18 × 18
Dwa mnożniki w trybie sumy 16 × 16
Niezależne asymetryczne 18 × 36
Niezależne o wysokiej precyzji 27 × 27
Wyświetl wszystko Pokaż mniej

Tabela 2: bloki DSP układu FPGA Stratix® V w trybie wieloblokowym

Wiele bloków DSP o zmiennej precyzji w trybie kaskadowym Bloki DSP układu FPGA Stratix® V
Jeden niezależny 36 × 36 2
Jeden niezależny 54 × 54 4 (1)
Złożone operacje mnożenia 18 × 18 2
Złożone operacje mnożenia 18 × 25 3
Złożone operacje mnożenia 18 × 36 4
Złożone operacje mnożenia 27 × 27 4
Wyświetl wszystko Pokaż mniej
Uwaga:
1. Wymaga dodatkowej logiki poza blokiem DSP

Magistrala kaskady

Wszystkie tryby posiadają 64-bitowy akumulator, a każdy blok DSP o zmiennej precyzji wyposażony jest w 64-bitową magistralę kaskadową, która umożliwia wdrażanie jeszcze bardziej precyzyjnego przetwarzania sygnału poprzez kaskadowe połączenie wielu bloków za pomocą dedykowanej magistrali.

Architektura DSP o zmiennej precyzji utrzymuje zgodność wsteczną. Może efektywnie obsługiwać istniejące 18-bitowe aplikacje DSP, takie jak przetwarzanie wideo wysokiej rozdzielczości, konwersja cyfrowa w górę lub w dół oraz filtrowanie wielorakich częstotliwości.

Aplikacje dla układów FPGA Stratix® V

  • Aplikacje przetwarzania wideo
  • Aplikacje bezprzewodowe
  • Aplikacje medyczne
  • Aplikacje testowe i pomiarowe
  • Aplikacje radarowe na potrzeby wojskowości