Niezbędne zasoby

Kolekcja produktów
CPLD MAX® V
Stan
Launched
Data rozpoczęcia
2010
Litografia
180 nm

Zasoby

Elementy logiczne (LE)
1270
Równoważne makrokomórki
980
Opóźnienie między pinami
6.2 ns
Pamięć flash użytkownika
8 Kb
Logika, którą można przekształcić w pamięć
Tak

Cechy

Oscylator wewnętrzny
Tak
Szybki reset po włączeniu
Tak
Technologia testowania Boundary-scan grupy JTAG
Tak
JTAG ISP
Tak
Szybkie rejestry wejściowe
Tak
Programowalne włączenie rejestru
Tak
Tłumacz JTAG
Tak
ISP w czasie rzeczywistym
Tak
MultiVolt we/wy†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
Powerbanki we/wy
4
Maksymalna moc wyjściowa
271
LVTTL/LVCMOS
Tak
Emulowane wyjścia LVDS
Tak
32-bitowe, zgodne z PCI 66 MHz
1
Przerzutniki Schmitta
Tak
Programowalna szybkość narastania
Tak
Programowalne rezystory podciągające
Tak
Programowalne piny GND
Tak
Wyjścia typu otwarty dren
Tak
Funkcja Bus-Hold
Tak

Dane techniczne pakietu

Opcje opakowania
F256, F324, T144
Wymiary obudowy
17mm x 17mm, 19mm x 19mm, 22mm x 22mm

Informacje dodatkowe

Adres URL dodatkowych informacji