Niezbędne zasoby

Kolekcja produktów
CPLD MAX® V
Stan
Launched
Data rozpoczęcia
2010
Litografia
180 nm

Zasoby

Elementy logiczne (LE)
80
Równoważne makrokomórki
64
Opóźnienie między pinami
7.5 ns
Pamięć flash użytkownika
8 Kb
Logika, którą można przekształcić w pamięć
Tak

Cechy

Oscylator wewnętrzny
Tak
Szybki reset po włączeniu
Tak
Technologia testowania Boundary-scan grupy JTAG
Tak
JTAG ISP
Tak
Szybkie rejestry wejściowe
Tak
Programowalne włączenie rejestru
Tak
Tłumacz JTAG
Tak
ISP w czasie rzeczywistym
Tak
MultiVolt we/wy†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
Powerbanki we/wy
2
Maksymalna moc wyjściowa
54
LVTTL/LVCMOS
Tak
Emulowane wyjścia LVDS
Tak
Przerzutniki Schmitta
Tak
Programowalna szybkość narastania
Tak
Programowalne rezystory podciągające
Tak
Programowalne piny GND
Tak
Wyjścia typu otwarty dren
Tak
Funkcja Bus-Hold
Tak

Dane techniczne pakietu

Opcje opakowania
M64, M68, E64, T100
Wymiary obudowy
4.5mm, x 4.5mm, 5mm x 5mm, 9mm x 9mm, 16mm x 16mm

Informacje dodatkowe