Niezbędne zasoby

Kolekcja produktów
CPLD MAX® V
Stan
Launched
Data rozpoczęcia
2010
Litografia
180 nm

Zasoby

Logic Elements (LE)
160
Equivalent Macrocells
128
Pin-to-pin Delay
7.5 ns
User Flash Memory
8 Kb
Logic Convertible To Memory
Tak

Cechy

Internal Oscillator
Tak
Fast Power-on Reset
Tak
Boundary-scan JTAG
Tak
JTAG ISP
Tak
Fast Input Registers
Tak
Programmable Register Power-up
Tak
JTAG Translator
Tak
Real-time ISP
Tak
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/O Power Banks
2
Maximum Output Enables
79
LVTTL/LVCMOS
Tak
Emulated LVDS Outputs
Tak
Schmitt Triggers
Tak
Programmable Slew Rate
Tak
Programmable Pull-up Resistors
Tak
Programmable GND Pins
Tak
Open-drain Outputs
Tak
Bus Hold
Tak

Dane techniczne pakietu

Package Options
M68, M100, E64, T100
Wymiary obudowy
5mm x 5mm, 6mm x 6mm, 9mm x 9mm, 16mm x 16mm

Informacje dodatkowe

Adres URL dodatkowych informacji