Niezbędne zasoby

Kolekcja produktów
CPLD MAX® II
Stan
Launched
Data rozpoczęcia
Q1'14
Litografia
180 nm

Zasoby

Równoważne makrokomórki
1700
Opóźnienie między pinami
7 ns
Pamięć flash użytkownika
8 Kb

Cechy

Technologia testowania Boundary-scan grupy JTAG
Tak
JTAG ISP
Tak
Szybkie rejestry wejściowe
Tak
Programowalne włączenie rejestru
Tak
Tłumacz JTAG
Tak
ISP w czasie rzeczywistym
Tak
MultiVolt we/wy†
1.5, 1.8, 2.5, 3.3, 5.0
Powerbanki we/wy
4
Maksymalna moc wyjściowa
272
LVTTL/LVCMOS
Tak
32-bitowe, zgodne z PCI 66 MHz
Tak
Przerzutniki Schmitta
Tak
Programowalna szybkość narastania
Tak
Programowalne rezystory podciągające
Tak
Programowalne piny GND
Tak
Wyjścia typu otwarty dren
Tak
Funkcja Bus-Hold
Tak

Dane techniczne pakietu

Opcje opakowania
F256, F324
Wymiary obudowy
17 mm x 17mm, 19mm x 19mm

Informacje dodatkowe

Adres URL dodatkowych informacji