Niezbędne zasoby

Stan
Launched
Data rozpoczęcia
Q2'19

Zasoby

Elementy logiczne (LE)
2208075
Moduły logiki adaptacyjnej (ALM)
748500
Rejestry modułów logiki adaptacyjnej (ALM)
2994000
Struktura komutowana i układy We/Wy z przesunięciem fazy (PLL)
28
Maksymalna wbudowana pamięć
235 Mb
Bloki przetwarzania sygnału cyfrowego (DSP)
6250
Format przetwarzania sygnału cyfrowego (DSP)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Komponent procesora HPS
Quad-core 64 bit Arm* Cortex*-A53
Twarde bloki krypto
0
Sprzętowe kontrolery pamięci
Tak
Interfejsy pamięci zewnętrznej (EMIF)
DDR4, QDR IV

Dane techniczne I/O

Maksymalna liczba we/wy użytkownika
624
Obsługa standardów we/wy
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Maksymalna liczba par LVDS
312
Maksymalna liczba nadajników-odbiorników kodowania NRZ
24
Maksymalna szybkość transmisji bitów kodowania NRZ
28.9 Gbps
Maksymalna liczba nadajników-odbiorników impulsowej modulacji amplitudy (PAM4)
12
Maksymalna szybkość transmisji bitów impulsowej modulacji amplitudy (PAM4)
57.8 Gbps
Sprzętowy komponent IP protokołu nadajnika-odbiornika
PCIe Gen4, 10/25/100G Ethernet

Technologie zaawansowane

Hiperrejestry
Tak
Zabezpieczenie bitstreamu macierzy FPGA
Tak

Dane techniczne pakietu

Opcje opakowania
R2581A

Informacje dodatkowe

Adres URL dodatkowych informacji