Narzędzia Interface Planner i Tile Interface Planner

Narzędzie Interface Planner

Narzędzie Interface Planner analizuje architekturę peryferyjną urządzenia i efektywnie przypisuje interfejsy. Narzędzie Interface Planner zapobiega nieprawidłowemu przydzielaniu pinów, przeprowadzając kontrole zgodności montażu i połączeń w czasie rzeczywistym. Ta metoda eliminuje złożone komunikaty o błędach i konieczność oczekiwania na pełną kompilację, dlatego umożliwia szybsze projektowanie wejść/wyjść.

Kurs szybkiego i łatwego projektowania systemu wejść/wyjść przy użyciu narzędzia Interface Planner

Dowiedz się więcej o łatwym w użyciu narzędziu Interface Planner, dostępnym w oprogramowaniu Intel® Quartus® Prime. Korzystając z narzędzia Fitter, można utworzyć prawidłowy plan rozmieszczenia bloków funkcjonalnych w czasie krótszym niż tydzień (dotychczas trwało to kilka miesięcy). Można przypisywać zweryfikowane lokalizacje zasobów na poziomie interfejsu (interface-by-interface) zamiast poziomu pinu (pin-by-pin), aby skrócić cykl planowania wejść/wyjść.

Uwaga: narzędzie Interface Planner jest obsługiwane w układach FPGA Intel® Agilex™, Intel® Stratix® 10 i Intel® Arria® 10.

Narzędzie Interface Planner

Narzędzie Intel® Quartus® Prime Tile Interface Planner ułatwia szybkie rozmieszczanie rdzeni IP komponentów w prawidłowych lokalizacjach bloków F-Tile. Interaktywne narzędzie Interface Planner ułatwia planowanie prawidłowego rozmieszczenia funkcjonalnych rdzeni IP w blokach urządzeń.

Projektowanie interfejsu pamięci zewnętrznej przy użyciu narzędzia Interface Planner

Obejrzyj ten film, aby dowiedzieć się, jak umieścić rdzeń IP komponentu w bloku F-Tile dostępnym w niektórych urządzeniach Intel® Agilex™.

Szybkie i łatwe umieszczanie rdzeni IP w blokach F-Tile przy użyciu narzędzia Tile Interface Planner

Narzędzie Tile Interface Planner wyświetla rdzeń IP komponentu projektu w strukturze hierarchicznej obok wizualnej reprezentacji segmentów bloku urządzenia. Można wybrać potencjalne prawidłowe lokalizacje dla poszczególnych rdzeni IP w bloku, umieścić rdzeń IP w odpowiedniej lokalizacji i zastosować ograniczenia rozmieszczenia w projekcie dla następnych etapów kompilacji (Compiler).

Uwaga: narzędzie Interface Planner jest obsługiwane w układach FPGA Intel® Agilex™, Intel® Stratix® 10 i Intel® Arria® 10. Narzędzie Tile Interface Planner jest dostępne tylko w przypadku niektórych urządzeń Intel® Agilex™ wyposażonych w moduł F-Tile.

Szybkie łącza

Intel i Quartus są znakami towarowymi firmy Intel Corporation lub jej spółek zależnych w Stanach Zjednoczonych lub innych krajach.