Częściowa rekonfiguracja

Częściowa rekonfiguracja (PR, Partial Reconfiguration) umożliwia dynamiczną rekonfigurację części układu FPGA bez przerywania działania pozostałej części projektu FPGA. Można utworzyć wiele „awatarów” dla określonego regionu w projekcie bez wpływu na funkcjonowanie układu poza tym regionem. Ta metodologia jest efektywna w systemach, w których wiele funkcji korzysta z tych samych zasobów FPGA. Funkcja PR umożliwia implementację bardziej złożonych systemów FPGA.

Obejrzyj ten film, aby dowiedzieć się więcej.

Przykłady aplikacji przedstawiono na uproszczonych ilustracjach poniżej. Na rysunku A przedstawiono aplikację do przyspieszania algorytmu, a rysunek B przedstawia aplikację telekomunikacyjną w sieci optycznej. W obu przypadkach układ FPGA jest rekonfigurowany w celu implementacji funkcji — innego algorytmu w przypadku przyspieszania algorytmu lub innego protokołu klienckiego w aplikacji telekomunikacyjnej (muxpondera sieci optycznej). Największą zaletą tego rozwiązania jest brak wpływu na funkcjonowanie pozostałej części układu FPGA.

Najważniejsze cechy

  • Przyspieszenie częściowej rekonfiguracji urządzeń Intel® Stratix® 10
  • Przepływ przycisku PR umożliwiającego szybsze wprowadzone produktów na rynek
  • Uzupełnienie obecnego przepływu opartego na skryptach
  • Interfejs wiersza polecenia i graficzny interfejs użytkownika dla kompilacji i analizy
  • Hierarchiczna częściowa rekonfiguracja umożliwiająca tworzenie podrzędnych partycji PR w projekcie
  • Symulacja częściowej rekonfiguracji umożliwiająca obserwację zmian i pośrednich skutków w partycji rekonfiguracji
  • Debugowanie analizatora logiki sygnałów z równoczesnym pozyskaniem regionu statycznego i regionów częściowej rekonfiguracji

Szkolenie prowadzone przez instruktora / wirtualne