Projektant platformy

Narzędzie nowej generacji Platform Designer do integracji systemów jest dostępny w oprogramowaniu Intel® Quartus® Prime. Dzięki automatycznemu generowaniu logiki połączeń funkcji IP (Intellectual Property) i podsystemów narzędzie Platform Designer znacznie przyspiesza i ułatwia projektowanie układów FPGA. Korzystając z wydajnej struktury hierarchicznej, narzędzie Platform Designer zapewnia krótki czasu reakcji dla połączeń w dużych systemach, a jednocześnie obsługę jednostek o statusie czarnych skrzynek. Narzędzie Platform Designer może więc zapewniać krótki czas reakcji podczas otwierania systemów i tworzenia nowych połączeń dzięki regenerowaniu zmienionych bloków IP i wykonywaniu operacji związanych z tymi blokami. Nowe narzędzie Platform Designer obsługuje też różne metody wprowadzania informacji dotyczących projektów, takie jak języki poziom transferu rejestrowego (RTL, Register Transfer Level), bloki, schematy i czarne skrzynki.

Narzędzie Platform Designer, dostępne w oprogramowaniu Intel® Quartus® Prime Pro Edition, zapewnia jeszcze łatwiejszą obsługę oraz większą wszechstronność i wydajność niż standardowe narzędzie Platform Designer do projektowania systemów. Nasz kurs szkoleniowy Projektowanie systemów przy użyciu narzędzia Platform Designer przedstawia różnice między narzędziami oprogramowania Intel® Quartus® Prime w wersji Standard Edition i Pro Edition, koncentrując się na komponentach ogólnych, obsługiwanych przez narzędzie Platform Designer w wersji Pro Edition, w której każdy komponent systemu jest uznawany za czarną skrzynkę, definiowaną przez jego interfejs i połączenia sygnałów z pozostałymi komponentami systemu. Uniezależnienie komponentów od projektu systemu w ten sposób ułatwia projektowanie zespołowe i kontrolę wersji. Podczas kursu prezentowane są nowe funkcje narzędzia obsługujące komponenty ogólne i metody weryfikowania integralności systemu.

W narzędziu Platform Designer uwzględniono nowe funkcje, które znacznie ułatwiają przenoszenie projektów. Obecnie dostępne są następujące opcje:

  • Przekazywanie sygnałów związanych z koherencją z interfejsu systemu sprzętowego (HPS) układów FPGA Intel® Agilex™ i Intel® Stratix® 10 do rdzenia IP dzięki obsłudze interfejsu ACE-Lite
  • Generowanie skryptów symulacji hierarchicznej przy użyciu referencyjnych informacji dotyczących symulacji podsystemów i komponentów IP z pominięciem hierarchii systemu
  • Użycie składni Verilog do łączenia portów w narzędziu Platform Designer przy użyciu połączeń przewodowych
  • Wykorzystanie komponentów IP z interfejsami SystemVerilog dla systemów narzędzia Platform Designer
  • Znaczne przyspieszenie regeneracji uaktualnienia rdzeni IP
  • Aby uzyskać więcej informacji dotyczących wszystkich tych nowych funkcji, skorzystaj z podręcznika użytkownika narzędzia Platform Designer.

Obejrzyj też film przedstawiający ogólne informacje dotyczące narzędzia Platform Designer i proces korzystania z tego narzędzia.

Platform Designer (Standard / Platform Designer Pro)

Platform Designer (Standard) / Platform Designer Pro Advantages

Faster development

  • Easy-to-use GUI interface enables quick integration between IP functions and subsystems
  • Automatic generation of interconnect logic (address/data bus connections, bus width matching logic, address decoder logic, arbitration logic, etc.)
  • Availability of plug-and-play Platform Designer-compliant IP. (Note: Platform Designer-Pro compliance is not available for all IP)
  • Support mixing of different industry-standard interfaces including Avalon®, Arm AMBA AXI, AMBA APB, and AMBA AHB interfaces
  • Automatic HDL generation of your system
  • Hierarchical design flow enables scalable designs, team-based design, and maximizes design reuse
  • Migration flow to Platform Designer (does not apply to Platform Designer Pro) for SOPC Builder designs (view demo)

Faster timing closure

  • High-performance Platform Designer (Standard) interconnect based on the NoC architecture and automatic pipelining delivers higher performance compared to SOPC Builder’s system interconnect fabric (view demo)
  • Ability to control the aggressiveness of automatic pipelining to meet fMAX and latency system requirements

Faster verification

  • Ability to start your simulation faster with automatic testbench generation and by using the verification IP suite
  • Faster board bring-up with System Console by sending read-and-write transactions into a live system (view demo)

Testy mierzą wydajność komponentów w określonych systemach i warunkach testowych. Różnice w sprzęcie, oprogramowaniu lub konfiguracji wpłyną na rzeczywistą wydajność systemów. Aby ocenić wydajność przed dokonaniem zakupu, należy zapoznać się z innymi źródłami informacji. Więcej szczegółowych informacji na temat wydajności i testów porównawczych można znaleźć na stronie www.intel.com/benchmarks.