Przeskocz kod warunkowy Erratum przegląd oficjalnego dokumentu dla procesorów Intel®

Dokumentacja

Informacje o produkcie i dokumentacja

000055650

11-02-2020

Dzięki architekturze Intel® Core™ drugiej generacji i Intel® Xeon® procesorów z serii E3-1200 (dawniej w przypadku Sandyów o nazwie kodowej) i późniejszych rodzin procesorów firma Intel® wprowadza w sobie strukturę o nazwie dekodowanej ICache (zwanej też dekoderem buforu strumieniowego lub DSB).

Dekodowane ICache pamięć cache buforuje instrukcje, zwane mikroopsmi (μops), wychodzące z starszego potoku dekodowania. Kiedy nowy procesor uzyskuje dostęp do tego samego kodu, dekodowane ICache zapewnia μops bezpośrednio, przyspieszając wykonywanie programu.

W niektórych procesorach Intel® występuje Erratum (SKX102), które mogą wystąpić w złożonych warunkach mikroarchitektury, obejmujących Instrukcje skoku, które obejmują ponad 64 granic bajtów (linie pamięci cache).  Aktualizacja mikrokodu (MCU) może zapobiec temu erratumowi.

Aby uzyskać więcej informacji na temat tego Erratum, w tym w jaki sposób uzyskać MCU i listę rodzin procesorów/procesorów, Wyświetl informacje o zagrożeniach związanych z kodem warunkowym skoku Erratum (załączonym poniżej).

Uwaga
  • Nie dotyczy wszystkich nazw produktów/jednostek z serii.  Na przykład, nie ma wpływu na wszystkie jednostki z Intel® Core™ procesorów z serii X.  Zapoznaj się z sekcją "zagrożone procesory" dołączonego pliku PDF.
  • Jeśli łącze GitHub * nie posiada informacji wymaganych przez system, skontaktuj się z producentem systemu w celu uzyskania najnowszej aktualizacji.

Środki ograniczające zagrożenie związane z kodem warunkowym przeskoku Erratum oficjalny papier (PDF)PDF icon

Rozmiar: 362 KB
Data: listopad 2019

Uwaga: Pliki PDF wymagają programu Adobe Acrobat Reader*.