Aktualizacja Intel® Transactional Synchronization Extensions (Intel® TSX) w zakresie pamięci i monitorowania wydajności procesorów Intel®

Dokumentacja

Informacje o produkcie i dokumentacja

000059422

09-02-2022

Aktualizacja platformy Intel (IPU) 2021.2 i późniejsze wersje obejmują aktualizację mikrokodu, która będzie wpływać na zachowanie Intel® Transactional Synchronization Extensions (Intel® TSX) i jednostki monitorowania wydajności (PMU) na następujących procesorach:

Model rodzinySteppingRodziny procesorów / seria numerów procesorów
06_55H<=5Rodzina skalowalnych procesorów Intel® Xeon® I generacji i rodzina procesorów Intel® Xeon® D opartych na mikroarchitekturze Skylake
06_4EH, 06_5EHWszystkieRodzina procesorów Intel® Core™ i Intel® Xeon® E3-1500m v5 szóstej generacji oraz rodzina procesorów E3-1200 v5 opartych na mikroarchitekturze Skylake
06_8EH<=0xBProcesory Intel® Core™ siódmej/ósmej generacji oraz procesory Intel® Pentium® oparte na mikroarchitekturze Kaby Lake/Coffee Lake/Whiskey Lake
06_8EH0xCProcesory Intel® Core™ ósmej generacji, procesory Intel® Pentium® oraz procesory Intel® Celeron® oparte na mikroarchitekturach Whiskey Lake, Comet Lake i Amber Lake
06_9EH<=0xCProcesory Intel® Core™ ósmej/dziewiątej generacji oraz procesory Intel® Pentium® oparte na mikroarchitekturze Coffee Lake
06_9EH0xDProcesory Intel® Core™ dziewiątej generacji i procesory Intel® Xeon® E oparte na mikroarchitekturze Coffee Lake H

Intel TSX to technologia umożliwiająca wykorzystanie pamięci transakcyjnej sprzętu. PmU mierzy zdarzenia dotyczące wydajności przy użyciu liczników wydajności. Więcej informacji na temat Intel TSX można znaleźć w zasobach sieci Web dotyczących Intel® Transactional Synchronization Extensions. Więcej informacji na temat pmu można znaleźć w sekcji Monitorowanie wydajności w instrukcji obsługi oprogramowania firmy Intel (Intel® SDM) cz. 3.

Jeśli zastosowana zostanie aktualizacja mikrokodu IPU 2021.2, w przypadku tych procesorów nastąpią następujące zmiany:

  • Intel TSX zostaną wyłączone domyślnie.
  • Procesor zmuchnie domyślnie wszystkie transakcje zastrzeżonej pamięci transakcyjnej (RTM).
  • Nowy bit cpuid cpuid.07H.0H.EDX[11](RTM_ALWAYS_ABORT) zostanie wyliczony, co oznacza, że zaktualizowane oprogramowanie wymusza wymuszenie rtm przez załadowany mikrokod. Informacje na temat instrukcji CPUID znajdują się w sekcji Identyfikacja procesora i określanie funkcji w Intel SDM.
  • W przypadku procesorów, które wyliczają obsługę RTM, bity wyliczania procesora dla Intel TSX (CPUID.07H.0H.EBX[11] oraz CPUID.07H.0H.EBX[4]) są ustawiane domyślnie po aktualizacji mikrokodu.
  • Obciążenia, które czerpały korzyści z Intel TSX, mogą doświadczyć zmiany wydajności.
  • Oprogramowanie systemowe może wykorzystywać nowy bit w rejestrze specyficznym dla modelu (MSR) 0x10F TSX_FORCE_ABORT[TSX_CPUID_CLEAR] do wyczyszczenia bitów Hardware Lock Elision (HLE) i RTM w celu oznaczania oprogramowania, które Intel TSX jest wyłączone.

Rozszerzenie synchronizacji transakcji Intel® (Intel® TSX) wyłącza aktualizację dla wybranego procesora w dokumencie technicznym (PDF) zawiera szczegółowe informacje na temat zmian zachowania Intel TSX i pmu ze względu na zaktualizowane mikrokody w IPU 2021.2 i późniejsze wersje oraz jest przewodnikiem dla programistów sterowników PMU i programistów narzędzi wydajności. Firma Intel nie oczekuje, że aktualizacja mikrokodu wpłynie na użytkowników, którzy nie korzystają z PMU lub korzystają jedynie ze zaktualizowanych sterowników i narzędzi PMU. Niektórzy zaawansowani użytkownicy monitorowania wydajności (Perfmon) mogą wymagać zmiany skryptów i metodologii zbierania. Ten dokument techniczny powinien zostać również zweryfikowany przez programistów korzystających z Intel® Software Guard Extensions (Intel® SGX).

Uwaga: Pliki PDF wymagają programu Adobe Xml Reader*