Intel® Transactional Synchronization Extensions (Intel® TSX) pamięci i wydajności dla procesorów Intel®

Dokumentacja

Informacje o produkcie i dokumentacja

000059422

12-06-2021

Aktualizacje platformy Intel® (IPU) 2021.1 i nowsze wersje zawierają aktualizację mikrokodu, która wpłynie na zachowanie Intel® Transactional Synchronization Extensions (Intel® TSX) i jednostki monitorowania wydajności (PMU) na następujących procesorach:

Model rodzinySteppingRodziny procesorów / seria procesorów
06_55H<=5Rodzina skalowalnych Intel® Xeon® pierwszej generacji i Intel® Xeon® procesorów D opartych na mikroarchitekturze Skylake
06_4EH, 06_5EHWszystkieRodzina procesorów Intel® Core™ i Intel® Xeon® E3-1500m v5 piątej generacji oraz rodzina procesorów E3-1200 v5 opartych na mikroarchitekturze Skylake
06_8EH<=0xBProcesory Intel® Core™ i intel® Pentium® 7/8 generacji oparte na mikroarchitekturze Kaby Lake/Coffee Lake/Whiskey Lake
06_9EH<=0xCProcesory Intel® Core™ 8/9 generacji i procesory Intel® Pentium® oparte na Coffee Lake mikroarchitektury

Intel TSX to technologia, która umożliwia sprzętową pamięć transakcyjną. Pmu mierzy zdarzenia wydajności przy użyciu liczników wydajności. Więcej informacji na Intel TSX można znaleźć w zasobach internetowych na temat Intel® Transactional Synchronization Extensions . Więcej informacji na temat PMU można znaleźć w sekcji Monitorowanie wydajności w podręczniku programistów Intel® (Intel®® SDM) – część 3.

W przypadku zastosowania aktualizacji mikrokodu IPU 2021.1, na procesorach, których dotyczy problem, zostaną wprowadzone następujące zmiany:

  • Intel TSX domyślnie wyłączona.
  • Procesor wymusi domyślnie przerwanie wszystkich transakcji z ograniczoną pamięcią transakcyjną (RTM).
  • Nowy bit CPUID CPUID.07H.0H.EDX[11](RTM_ALWAYS_ABORT) zostanie wyliczony, co oznacza zaktualizowanie oprogramowania, które ładowany mikrokod forsuje przerwanie RTM. Informacje na temat instrukcji CPUID znaleźć można w sekcji Identyfikacja procesora i określenie funkcji w sekcji Intel SDM.
  • W przypadku procesorów, które wyliczą obsługę RTM, bity wyliczenia CPUID dla Intel TSX (CPUID.07H.0H.EBX[11] i CPUID.07H.0H.EBX[4]) nadal są ustawiane domyślnie po aktualizacji mikrokodu.
  • Obciążenia robocze, które czerpały korzyści z Intel TSX, mogą doświadczyć zmiany w wydajności.
  • Oprogramowanie systemowe może korzystać z nowego bita w funkcjonalności MSR (Model-Specific Register) 0x10F TSX_FORCE_ABORT[TSX_CPUID_CLEAR] w celu wyczyszczenia bitów Hardware Lock Elision (HLE) i RTM w celu oznaczania oprogramowania, które Intel TSX jest wyłączone.

Biała księga w sprawie monitorowania wydajności pamięci Intel® Transactional Synchronization Extensions (PDF) zawiera szczegółowe informacje na temat zmian w zachowaniu Intel TSX i PMU spowodowanych zaktualizowanym mikrokodem w PMI 2021.1 i jest przewodnikiem dla programistów sterowników PMU i programistów narzędzi wydajności. Firma Intel nie oczekuje, że ta aktualizacja mikrokodu wpłynie na użytkowników, którzy nie korzystają z PMU lub korzystają wyłącznie ze zaktualizowanych sterowników i narzędzi PMU. Niektórzy zaawansowani użytkownicy monitorowania wydajności (Perfmon) mogą wymagać zmiany skryptów i skryptów insektujących.

Uwaga: Pliki PDF wymagają programu Adobe Reader*