Identyfikator artykułu: 000073832 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 21-08-2012

Dlaczego mogę uzyskać oscylaty podczas korzystania z elementów pierwotnych lub biblioteki zatrzasków modułów parametryzowanych (LPM)?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis MAX™ 9000, MAX 7000 i FLEX™ urządzenia nie mają wbudowanych zatrzasków w komórki logiczne. Dlatego oprogramowanie MAX PLUS II wykorzystuje sprzężenie zwrotne kombinatory do implementacji zatrzasków. Jeśli złożona logika napędza wejście umożliwiające zatrzask, oprogramowanie MAX PLUS II może łączyć logikę z samym zatrzaskiem, co może spowodować oscylacje podczas symulacji z niektórymi wektorami.

Aby uniknąć oscylacji, przed zatrzaskiem włóż prymitywny LCELL, by wymuszyć oprogramowanie MAX PLUS II umożliwiające przydzielenie zewnętrznego elementu logicznego lub makrokomórki do zatrzask, wyjmując zatrzask z kombinatorycznego układu logicznego, tj. bramy.

Podobne produkty

Ten artykuł dotyczy 1 prod.

CPLD Intel® MAX® 9000

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.