Ze względu na problem z oprogramowaniem Intel® Quartus® Prime Pro Edition, począwszy od wersji 19.4, pliki przekazywania mogą nie zostać poprawnie stworzone przez Platform Designer.
Ten problem można zaobserwować w konstrukcjach z urządzeniem Intel Agilex® 7 oraz urządzeń peryferyjnych do FPGA struktury.
Aby rozwiązać ten problem, wejdź do narzędzia Intel® Quartus® Platform Designer Tool, skonfiguruj komponent IP HPS i zastosuj następujące zmiany:
1. Kliknij Przypnij Mux i urządzenia peryferyjne --> Zaawansowane --> Zaawansowane rozmieszczenie IP i dodaj hps IO, w tym zegar HPS, kliknij Zastosuj zaznaczenia
2. Przypnij Mux i urządzenia peryferyjne --> Zaawansowane --> Zaawansowane rozmieszczenie FPGA i dodaj eksport FPGA (na przykład element nadrzędny SPI) i kliknij Zastosuj zaznaczenia
3. Wróć do przypinaj Mux i urządzenia peryferyjne --> Zaawansowane --> Zaawansowane rozmieszczenie IP i kliknij Zastosuj zaznaczenia ponownie
* Krok 3 powyżej należy wykonać za każdym razem, gdy użytkownik modyfikuje stronę Zaawansowane FPGA Rozmieszczenie w celu utworzenia odpowiednich plików handoff i wykonania operacji peryferyjnych.
Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition w wersji 21.1.
