Identyfikator artykułu: 000074334 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Dlaczego "bit funkcji maskowania w rejestrze stanu kontrolnego MSI konfiguracji PCIe zwraca nieprawidłową wartość "1"?

Środowisko

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Bit "możliwości maskowania" w rejestrze stanu sterowania MSI konfiguracji PCIe powinien zwracać wartość "0", ponieważ jest ona przyparta do uziemienia.  W symulacji zwraca nieprawidłową wartość "1" z powodu błędu w oprogramowaniu SP2 Quartus® II 9.0.  Obejście to korzystanie z oprogramowania Quartus II 9.1.

    Możesz zapoznać się z tabelą 5-12 in Instrukcja obsługi kompilatora PCI Express (PDF) w celu uzyskania dodatkowych informacji na temat bitu funkcji maski.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Stratix® IV GX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.