Z powodu problemu w oprogramowaniu Quartus® II w wersji 12.1 i nowszej, ten błąd może występować w urządzeniach Cyclone® V podczas korzystania z ALTLVDS_TX mega funkcji w trybie zewnętrznego PLL.
Błąd: węzeł bloku IR FIFO USERDES "lvds_tx:lvds_tx_inst0|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx:auto_generated|lvds_outclk_tx_serialiser" nie jest prawidłowo podłączony do portu "LOADEN". Należy go podłączyć do jednego z prawidłowych portów wymienionych poniżej. Informacje: można podłączyć do portu LOADEN arriav_pll_lvds_output WYSIWYGInfo: można podłączyć do portu LOADEN o cyclonev_pll_lvds_output WYSIWYGInfo: można podłączyć do portu OUTCLK generic_pll WYSIWYGInfo: można podłączyć do portu OUTCLK arriav_clkena WYSIWYG
Aby rozwiązać ten problem, należy wprowadzić bufor LVDS między zewnętrzną pll a instancją ALTLVDS na tx_inclock i portach tx_enable.
Zapoznaj się z powiązanym rozwiązaniem poniżej, aby dowiedzieć się, w jaki sposób można dodać pośredni bufor LVDS między zewnętrzną PLL a IP ALTLVDS.