Identyfikator artykułu: 000074567 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 19-03-2019

Czy istnieje znany problem z wdrożeniem przez oprogramowanie Intel® Quartus® Prime Pro różnicowych układów SSTL i HSTL we/wy w urządzeniach Intel Stratix® 10?

Środowisko

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Tak, z powodu problemu w wersjach oprogramowania Intel® Quartus® Prime Pro wersji 17.0 lub nowszych wejścia różnicowe SSTL i HSTL mogą nie pobierać próbek sygnału wejściowego po wdrożeniu na dwukierunkowym we/wy w urządzeniach Intel Stratix® 10, jeśli odpowiedni styk V ETHERNET nie jest podłączony do odniesienia napięcia. Wejścia różnicowe SSTL i HSTL nie powinny wymagać V ROZGAŁęźnia.

    Rozwiazanie

    Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Intel Quartus Prime Pro.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.