Identyfikator artykułu: 000074818 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 06-01-2016

Czy mogę przeprowadzić symulację VHDL dla mojego projektu portu głównego Avalon MM w ramach ncsim?

Środowisko

  • Intel® Quartus® II Subscription Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Podczas próby kompilacji automatycznie wygenerowanego twardego portu głównego IP PCI® Express VHDL testbench za pomocą NCSim, mogą występować następujące błędy:

    ncvhdl_p: *E,EXPTYP (./.. pcie_tb/symulacja/pcie_tb.vhd,1459|10):

    tagslab: *F,EVNMRA: podmiot określony \'WORK. PCIE_TB\" nie ma architektury

    Rozwiazanie

    Symulacja VHDL nie jest obsługiwana w przypadku wariantów portu głównego w obszarze NCSim.

    Nie ma to zostać naprawione w przyszłej wersji oprogramowania Quartus®.

    Podobne produkty

    Ten artykuł dotyczy 12 prod.

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.