Identyfikator artykułu: 000074825 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 21-01-2015

Dlaczego ukończenie konfiguracji Active Serial (AS) zajmuje kilka sekund po zasilaniu zestawu programistycznego Cyclone V GT FPGA?

Środowisko

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na projekt kontrolera systemu w urządzeniu MAX® V konfiguracja AS jest opóźniona o kilka sekund po zasilaniu zestawu programistycznego Cyclone® V GT FPGA.

    Opóźnienie to może spowodować problem, jeśli Twój projekt korzysta z trybu konfiguracji PCI Express (PCIe) i AS, ponieważ opóźnienie to może skutkować niespełnienia wymogu czasu wybudzania PCIe.

    Rozwiazanie

    Aby zmniejszyć opóźnienie konfiguracji AS w zestawie programistycznym Cyclone V GT FPGA, zaprogramuj urządzenie MAX V za pomocą tego pliku obiektowego programatora. pof) plik: max5.pof.

    Możesz również skorzystać z tego projektu Quartus® II: max5_CVGT_devkit_AS.zip do projektowania w urządzeniu MAX V.

    Powiązane artykuły

    Podobne produkty

    Ten artykuł dotyczy 3 prod.

    Urządzenia konfiguracyjne Intel® FPGA
    FPGA Cyclone® V GT
    Urządzenie konfiguracyjne Intel® FPGA EPCQ

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.