Identyfikator artykułu: 000075066 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 29-08-2012

Błąd wewnętrzny: podsystem: SUT, plik: /quartus/neto/sut/sut_delay_util_helper.cpp, wiersz: 4158

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Ten błąd może być wyświetlany w oprogramowaniu Quartus® II w wersjach 10.0 i 10.0 SP1, jeśli celujesz w urządzenie Cyclone® IV i włączysz moduł Writer listy sieciowej EDA do wygenerowania siatki symulacji. Ten błąd jest wywoływany, gdy wygenerowany jest plik standardowego formatu opóźnienia wyjściowego (.sdo).

Aby obejść ten problem, wyłącz program EDA Netlist Writer z generowania pliku (.sdo) wykonując następujące czynności:

  1. W menu Przypisane wybierz Ustawienia.
  2. W oknie dialogowym Ustawienia rozwiń kategorię Ustawienia narzędzia EDA.
  3. Kliknij Symulacja.
  4. Kliknij więcej ustawień EDA Netlist Writer Settings.
  5. Wybierz opcję Generuj listę sieci do symulacji funkcjonalnej.
  6. Zmień ustawienie na Wł.
Rozwiazanie

Ten problem został naprawiony począwszy od wersji oprogramowania Intel® Quartus® II wersji 10.1.

Podobne produkty

Ten artykuł dotyczy 2 prod.

FPGA Cyclone® IV GX
FPGA Cyclone® IV E

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.