Identyfikator artykułu: 000075145 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Dlaczego dane wejściowe rx_analogreset z FPGA struktury nie mają wpływu na sygnały rx_freqlocked i rx_pll_locked w kanale Basic (PMA-Direct) zaimplementowanym w kanale CMU urządzeń Stratix IV GX/GT lub Hardcopy IV GX/GT?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Rx_analogreset nie działa prawidłowo, gdy kanał Basic (PMA-Direct) jest wdrażany w kanale CMU urządzeń Stratix® IV GX/GT lub Hardcopy® IV GX/GT.  Jest to spowodowane błędem w oprogramowaniu Quartus® II 9.1.  Może nie być widoczne poprawne zachowanie "rx_pll_locked" i "rx_freqlocked", ponieważ nie reagują na sygnał rx_analogreset.  Obejście polega na korzystaniu z oprogramowania Quartus II 10.0. Zgeneruj pliki ALTGX i ALTGX_RECONFIG Megawizard™ i skompiluj ponownie projekt.

Podobne produkty

Ten artykuł dotyczy 3 prod.

FPGA Stratix® IV GX
FPGA Stratix® IV GT
Urządzenia HardCopy™ IV GX ASIC

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.