Identyfikator artykułu: 000075226 Typ materiałów: Informacje o produkcie i dokumentacja Ostatnia zmiana: 02-09-2015

W jaki sposób sygnał rx_st_mask wpływa na zachowanie twardego IP dla PCI Express w Arria 10?

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis Wersja Avalon®-ST twardego IP Altera® Arria® 10 do PCI® Express zawiera sygnałrx_st_mask.  Jak podano w opisie przewodnika użytkownika, można użyć tego sygnału, aby przestać wysyłać nie publikowane żądania.
    Rozwiazanie

    Ten sygnał nie jest publikowany w TLP. Wszystkie inne typy LP są nadal przesyłane do warstwy aplikacji.

    Niepokrywane limity czasu (TLP) są przechowywane w buforze RX, do momentu desektmacji sygnału maski.  Nie są odrzucane.

    Gdy zastosowano go w trybie portu głównego, rx_st_mask sygnał plejaduje wszystkie operacje odczytu IO, odczytu pamięci i dostępu do konfiguracji (transakcje nie zaksięgowane).

    Podobne produkty

    Ten artykuł dotyczy 3 prod.

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 SX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.