Sekcja "Wymagania lewej/prawej PLL w trybie podstawowym (bezpośrednia PMA) w sekcji "Stratix IV Taktowanie" w woluminie 2 podręcznika Stratix IV określa, że korzystanie z lewej/prawej PLL jest wymagane w celu spełnienia timingu między strukturą FPGA a interfejsem nadajnika PMA w podstawowych konfiguracjach (PMA-Direct) powyżej niektórych szybkości danych. Te lewe/prawe PLL powinny być umieszczone po tej samej stronie urządzenia, aby osiągnąć timing.
Oprogramowanie Quartus® II w wersji 9.0 może nieprawidłowo umieszczać te lewe/prawe biblioteki PLL po drugiej stronie urządzenia.
Aby zapewnić, że oprogramowanie Quartus® II ułożą lewą/prawą stronę, użyj jednej z następujących opcji:
-
Określ lewą/prawą PLL według przypisania lokalizacji
-
Znajdź zegar wyjściowy PLL w Edytorze przypisań.
-
Otwórz Edytor przypisań, klikając na Edytor przypisań z menu Przypisane
-
Kliknij PLL w oknie Kategoria
-
Kliknij dwukrotnie puste pole w kolumnie Do , a następnie kliknij strzałkę po prawej stronie, by wybrać pozycję Wyszukiwanie węzłów.
-
Znajdź i wybierz zegar wyjściowy PLL dla swojego konkretnego wystąpienia ALTPLL.
-
Kliknij OK, aby zamknąć narzędzie Finder węzłów. Nazwa sygnału wyjściowego sygnału zegara PLL jest teraz zapełniona w kolumnie To.
-
Przypisz konkretny numer phyisical PLL do zegara wyjściowego PLL, klikając dwukrotnie w kolumnę Lokalizacja i wybierając konkretny PLL. PLL należy wybrać po tej samej stronie urządzenia co kanały nadajnika-odbiornika. Na przykład wybierz prawą stronę PLL (na przykład — PLL_R4), jeśli skojarzonymi kanałami nadawczo-odbiorczymi są GXBR0, GXBR1, GXBR2 lub GXBR3.
-
Określ lewą/prawą pll przez przypisanie "edge"
-
Znajdź zegar wyjścia PLL po lewej/prawej stronie w Edytorze przypisanych.
-
Otwórz Edytor przypisania, klikając na Edytor przypisań z menu Przypisane.
-
Kliknij Brzeg w oknie Kategoria
-
Kliknij dwukrotnie puste pole w Kolumna Do, a następnie kliknij strzałkę po prawej stronie, by wybrać pozycję Wyszukiwanie węzłów.
-
Znajdź i wybierz zegar wyjściowy PLL dla swojego konkretnego wystąpienia ALTPLL
-
Kliknij OK, aby zamknąć narzędzie Finder węzłów. Nazwa sygnału wyjściowego sygnału zegara PLL powinna być teraz zapełniona w kolumnie To.
-
Przypisz konkretną krawędź do zegara wyjściowego PLL, klikając dwukrotnie w kolumnę Lokalizacja i wybierając konkretną krawędź. Wybierz opcję EDGE_LEFT, jeśli powiązane kanały nadajnika-odbiornika znajdują się po lewej stronie urządzenia lub wybierz opcję EDGE_RIGHT, jeśli powiązane kanały nadajnika-odbiornika znajdują się po prawej stronie urządzenia.
Aby je zweryfikować, możesz odnaleźć i potwierdzić fizyczną lokalizację instancji ALTPLL przy użyciu chipa Quartus II, po ukończeniu procesu instalatora.
